電子電路版圖設計基礎 Fundamentals of Layout Design for Electronic Circuits

Jens Lienig，Juergen Scheible 譯 雷鑑銘//王真

電子電路版圖設計基礎

買這商品的人也買了...

商品描述

本書涵蓋了版圖設計的基本知識，涉及實體設計（通常應用於數位電路）和類比版圖。
這些知識提供了版圖設計師須具備的批判思維和洞察力，以便將電路設計期間產生的結構描述轉換為用於IC/PCB 製造的實體版圖。
本書介紹了將矽轉化為功能元件的技術訣竅，以了解版圖所涉及的技術（第2 章）。
以這些核心技術知識為基礎，後續章節深入探討物理設計的定約束和具體技術，例如介面、設計規則和庫（第3 章）、
設計流程和模型（第4 章）、設計步驟（第5章）、模擬設計細節（第6 章），後為可靠度測量（第7 章）。
本書適合電路設計人員閱讀，也可作為高等院校積體電路科學與工程、
電子科學與技術、微電子學與固體電子學等業的高年級本科生和研究生的教材和參考書。

目錄大綱

譯者序
原書序
原書前言
第1章　引言1
1.1　電子技術1
1.1.1　印製電路板技術2
1.1.2　混合技術4
1.1.3　半導體技術5
1.2　積體電路10
1.2.1　重要性和點10
1.2.2　類比、數位與數模混合電路11
1.2.3　摩爾定律與設計差異13
1.3　物理設計16
1.3.1　主要設計步驟16
1.3.2　積體電路的物理設計17
1.3.3　印製電路板的實體設計19
1.4　本書的動機與結構20
參考文獻22
第2章　業知識：從矽到裝置23
2.1　積體電路製造基礎23
2.2　矽基材料24
2.3　光刻25
2.3.1　基礎原理25
2.3.2　光阻26
2.3.3　光掩模與曝光26
2.3.4　對齊和對準標記28
2.3.5　物理設計參考29
2.4　成像誤差29
2.4.1　套刻誤差29
2.4.2　邊緣偏移30
2.4.3　衍射效應31
2.4.4　物理設計參考32
2.5　氧化物層的塗覆與結構化33
2.5.1　熱氧化34
2.5.2　沉積氧化34
2.5.3　刻蝕氧化結構34
2.5.4　局氧化36
2.5.5　物理設計參考37
2.6　摻雜38
2.6.1　背景38
2.6.2　擴散39
2.6.3　離子注入40
2.6.4　物理設計參考41
2.7　矽層的生長與結構化43
2.7.1　同質外延43
2.7.2　異質外延和多晶矽45
2.7.3　物理設計參考46
2.8　金屬化46
2.8.1　基本原理46
2.8.2　無平坦化的金屬化結構48
2.8.3　平坦化的金屬化結構49
2.8.4　物理設計參考52
2.9　CMOS標準製程54
2.9.1　基本原理：場效電晶體54
2.9.2　製程選項57
2.9.3　FEOL：建立元件58
2.9.4　BEOL：連接元件61
參考文獻62
第3章　技術橋樑：介面、設計規則與庫63
3.1　電路資料：原理圖與網表64
3.1.1　電路的結構描述64
3.1.2　電路描述中的理想化65
3.1.3　電路表示：網表與原理圖66
3.2　版圖資料：層和多邊形69
3.2.1　版圖資料的結構69
3.2.2　如何閱讀版圖視圖72
3.2.3　圖形作74
3.3　掩模資料：佈局後處理78
3.3.1　概述78
3.3.2　晶片加工79
3.3.3　掩模版圖80
3.3.4　版圖到掩模製備81
3.4　幾何設計規則84
3.4.1　技術約束與幾何設計規則84
3.4.2　基本的幾何設計規則85
3.4.3　程序化幾何設計規則88
3.4.4　裸片裝配規則89
3.5　庫90
3.5.1　製程設計與基本元件庫91
3.5.2　單元庫92
3.5.3　印製電路板設計庫94
參考文獻96
第4章　物理設計的方法：模型、風格、任務與流程97
4.1　設計流程97
4.2　設計模型102
4.2.1　三維設計空間102
4.2.2　Gajski-Kuhn Y圖104
4.3　設計風格106
4.3.1　全客製化和半客製化設計106
4.3.2　自上而下、自下而上和中間相遇設計110
4.4　設計任務與工具111
4.4.1　創造：綜合111
4.4.2　檢查：分析112
4.4.3　缺陷：化113
4.5　物理設計化與約束113
4.5.1　化目標113
4.5.2　約束範疇113
4.5.3　物理設計化114
4.6　類比與數位設計流程115
4.6.1　類比和數位設計截然不同115
4.6.2　模擬設計流程118
4.6.3　數位設計流程120
4.6.4　混合訊號設計流程120
4.7　模擬設計自動化的願景122
4.7.1　「連續」版圖設計流程122
4.7.2　「由下而上與由上而下」的版圖設計流程124
參考文獻125
第5章　物理設計的步驟：從網表產生到佈局後處理126
5.1　使用硬體描述語言產生網表126
5.1.1　概述和126
5.1.2　元素和範例127
5.1.3　流程128
5.2　使用符號設計輸入產生網表129
5.2.1　概述129
5.2.2　元素與範例129
5.2.3　網表生成132
5.3　物理設計的主要步驟133
5.3.1　分區與佈局規劃134
5.3.2　佈局138
5.3.3　佈線140
5.3.4　使用符號壓縮的實體設計143
5.3.5　使用標準單元的實體設計144
5.3.6　印製電路板的實體設計145
5.4　驗證149
5.4.1　基本原理150
5.4.2　形式驗證153
5.4.3　功能驗證：153
5.4.4　時序驗證155
5.4.5　幾何驗證：DRC、ERC156
5.4.6　提取和LVS158
5.5　佈局後處理161
參考文獻163
第6章　模擬IC設計的殊版圖技術164
6.1　方塊電阻：用正方形計算164
6.2　阱166
6.2.1　實施166
6.2.2　擊穿電壓168
6.2.3　電壓相關間距規則168
6.3　裝置：版圖、連接與尺寸169
6.3.1　場效電晶體（MOSFET）169
6.3.2　電阻173
6.3.3　電容175
6.3.4　雙型電晶體177
6.4　單元產生器：從參數到版圖179
6.4.1　概述179
6.4.2　範例180
6.5　對稱的重要性182
6.5.1　對度與相對度：巨大的區別182
6.5.2　透過匹配器件獲得對稱性183
6.6　版圖匹配概念184
6.6.1　內裝置邊緣效應的匹配概念185
6.6.2　未知梯度的匹配概念190
6.6.3　外元件邊緣效應的匹配概念193
6.6.4　已知梯度的匹配概念193
6.6.5　方向相關效應的配對概念194
6.6.6　匹配概念總結196
參考文獻197
第7章　解決物理設計中的可靠性問題198
7.1　矽中的寄生效應198
7.1.1　襯底去偏置198
7.1.2　注入少數載子201
7.1.3　閂鎖效應203
7.1.4　p-n接面的擊穿電壓（又稱阻斷）205
7.2　表面效應206
7.2.1　寄生通道效應206
7.2.2　熱載子注入208
7.3　互連寄生209
7.3.1　線路損耗210
7.3.2　訊號失真210
7.3.3　串擾212
7.4　過電壓護212
7.4.1　靜電放電（ESD）212
7.4.2　效應221
7.5　金屬中的遷移效應224
7.5.1　電遷移225
7.5.2　熱遷移226
7.5.3　應力遷移227
7.5.4　緩解電遷移229
7.5.5　緩解熱遷移與應力遷移232
參考文獻233

類似商品