買這商品的人也買了...
-
演算法技術手冊, 2/e (Algorithms in a Nutshell: A Practical Guide, 2/e)$580$458 -
$352白話統計 -
SAS 統計分析及應用與 JMP 實驗設計, 2/e$474$450 -
量子霸權(Quantum Supermacy)世界大戰開打：量子電腦真的來了$600$510 -
AI 硬體專屬晶片：最新技術未來創新發展$1,000$850 -
CYBERSEC 2022 臺灣資安年鑑 ─ 零信任資安時代來臨：信任邊界徹底瓦解，安全需源自反覆驗證$179$161 -
薄膜科技與應用, 6/e$500$450 -
氮化鎵功率器件：材料、應用及可靠性$750$713 -
等離子體蝕刻及其在大規模集成電路製造中的應用（第2版）$894$849 -
三維芯片集成與封裝技術$1,134$1,077 -
半導體先進封裝技術$1,134$1,077 -
半導體先進光刻理論與技術$1,188$1,129 -
半導體幹法刻蝕技術：原子層工藝$714$678
相關主題
商品描述
本書針對幹法刻蝕技術，在內容上涵蓋了從基礎知識到最新技術，
使初學者能夠瞭解幹法刻蝕的機理，而無需複雜的數值公式或方程。
本書不僅介紹了半導體器件中所涉及材料的刻蝕工藝，
而且對每種材料的關鍵刻蝕參數、對應的等離子體源和刻蝕氣體化學物質進行了詳細解釋。
本書討論了具體器件製造流程中涉及的幹法刻蝕技術，介紹了半導體廠商實際使用的刻蝕設備的類型和等離子體產生機理，
例如電容耦合型等離子體、磁控反應離子刻蝕、電子回旋共振等離子體和電感耦合型等離子體，並介紹了原子層沉積等新型刻蝕技術。
目錄大綱
譯者序
第2版前言
第1版前言
第1章半導體積體電路的發展與乾式蝕刻技術
1.1 乾式蝕刻的概述
1.2 乾式蝕刻的評估參數
1.3 乾式蝕刻在LSI的高度集成中的作用
參考文獻
第2章乾式蝕刻的機理
2.1 等離子體基礎知識
2.1.1 什麼是等離子體
2.1.2 等離子體的物理量
2.1.3 等離子體中的碰撞反應過程
2.2 離子鞘層及離子在離子鞘層中的行為
2.2.1 離子鞘和Vdc
2.2.2 離子鞘層中的離子散射
2.3 刻蝕製程的設定方法
2.3.1 乾式蝕刻的反應過程
2.3.2 各向異性刻蝕的機理
2.3.3 側壁保護製程
2.3.4 蝕刻速率
2.3.5 選擇比
2.3.6 總結
參考文獻
第3章各種材料刻蝕
3.1 閘極刻蝕
3.1.1 多晶矽的閘極蝕刻
3.1.2 CD的晶圓面內均勻性控制
3.1.3 WSi2/多晶矽的柵極刻蝕
3.1.4 W/WN/多晶矽的閘極刻蝕
3.1.5 Si襯底刻蝕
3.2 SiO2蝕刻
3.2.1 SiO2刻蝕機制
3.2.2 SiO2蝕刻的關鍵參數
3.2.3 SAC蝕刻
3.2.4 側牆蝕刻
3.3 佈線蝕刻
3.3.1 Al佈線蝕刻
3.3.2 Al佈線的防後腐蝕處理技術
3.3.3 其他佈線材料的蝕刻
3.4 總結
參考文獻
第4章乾式蝕刻設備
4.1 乾蝕刻設備的歷史
4.2 桶式等離子體蝕刻機
4.3 CCP等離子體蝕刻機
4.4 磁控管RIE
4.5 ECR等離子體蝕刻機
4.6 ICP等離子體蝕刻機
4.7 乾式蝕刻設備實例
4.8 靜電卡盤
4.8.1 靜電卡盤的種類及吸附原理
4.8.2 晶圓溫度控制的原理
參考文獻
第5章乾蝕刻損傷
5.1 Si表面層引入的損傷
5.2 電荷積累損傷
5.2.1 電荷積累損傷的評估方法
5.2.2 產生電荷積累的機理
5.2.3 各種刻蝕設備的電荷積累評估及其降低方法
5.2.4 等離子體處理中柵氧化膜擊穿的機制
5.2.5 因圖形導致的柵極氧化膜擊穿
5.2.6 溫度對柵氧化膜擊穿的影響
5.2.7 基於裝置設計規則的電荷積累損傷對策
參考文獻
第6章新的蝕刻技術
6.1 Cu大馬士革蝕刻
6.2 Low-k蝕刻
6.3 使用多孔Low-k的大馬士革佈線
6.4 金屬閘極/High-k蝕刻
6.5 FinFET蝕刻
6.6 多重圖形化
6.6.1 SADP
6.6.2 SAQP
6.7用於3D NAND/DRAM的高深寬比孔蝕刻技術
6.8 用於3D IC的蝕刻技術
參考文獻
第7章原子層蝕刻（ALE）
7.1 ALE的原理
7.2 ALE的特性
7.2.1 Si、GaN和W的ALE製程順序
7.2.2 自限性反應
7.2.3 去除步驟中EPC的離子能量依賴性
7.2.4 表面平坦度
7.3 ALE的協同效應
7.4 影響EPC和濺射閾值的參數
7.5 SiO2 ALE
7.6 總結
參考文獻
第8章未來的挑戰與展望
8.1 乾式蝕刻技術革新
8.2 今後的課題與展望
8.3 工程師的準備工作
參考文獻
