CMOS Fractional-N Synthesizers: Design for High Spectral Purity and Monolithic Integration (Hardcvoer)
暫譯: CMOS 分數-N 合成器：高光譜純度與單片集成設計 (精裝版)
Bram De Muer, Michiel Steyaert
買這商品的人也買了...
-
C++ Primer, 3/e 中文版$980$774 -
Phase-Locked Loops for Wireless Communications: Digital, Analog and Optical Impl$1,050$1,029 -
$1,078Machine Learning (IE-Paperback) -
Windows 程式設計使用 MFC (Programming Windows with MFC, 2/e)$990$782 -
地理資訊系統基礎操作實務$580$458 -
Introduction to the Theory of Computation, 2/e (Hardcover)$1,120$1,098 -
深入淺出 Java 程式設計, 2/e (Head First Java, 2/e)$880$695 -
Linux Mail Server 技術實務─架設、稽核、防毒、防垃圾信$580$458 -
CSS 功能索引式參考手冊$390$308 -
深入淺出 Hibernate$650$507 -
SQL Server 2005 資料庫開發聖經$890$757 -
作業系統原理 (Silberschatz: Operating System Principles, 7/e)
$780$741 -
如何設計好網站 (Don't Make Me Think: A Common Sense Approach to Web Usability, 2/e)$450$383 -
鳥哥的 Linux 私房菜基礎學習篇, 2/e$780$663 -
Microsoft SQL Server 2005 設計實務$680$537 -
Visual Basic 2005 程式開發與介面設計秘訣$720$569 -
駭客攻防技術擂臺$520$411 -
專案管理之美學 (The Art of Project Management)$620$490 -
Ajax 網頁程式設計─Google 成功背後的技術$580$458 -
ASP.NET 2.0 深度剖析範例集$650$507 -
Linux 驅動程式, 3/e (Linux Device Drivers, 3/e)$980$774 -
Visual C++ 2005 視窗程式設計經典$560$442 -
超圖解 Excel VBA 基礎講座$420$332 -
聖殿祭司的 ASP.NET 2.0 專家技術手冊─使用 C#$720$569 -
Digital Synthesizers and Transmitters for Software Radio (Hardcover)$1,400$1,372
商品描述
Description
CMOS Fractional-N Synthesizers fits in the quest for small and cheap cellular transceiver solutions. The book is conceived as a manual for the design of fully integrated DeltaSigma fractional-N frequency synthesizers in CMOS with a focus on achieving a high spectral purity, i.e. low-phase-noise and high spurious suppression. Fractional-N design is elaborated from specification derivation up to architectural and building block level and down to circuit level.
CMOS Fractional-N Synthesizers starts with a comprehensive introduction to general frequency synthesis. Different architectures and synthesizer building blocks are discussed with their relative importance on synthesizer specifications. The process of synthesizer specification derivation is illustrated with the DCS-1800 standard as a general test case.
The book tackles the design of fractional-N synthesizers in CMOS on circuit level as well as system level. The circuit level focuses on high-speed prescaler design up to 12 GHz in CMOS and on fully integrated, low-phase-noise LC-VCO design. High-Q inductor integration and simulation in CMOS is elaborated and flicker noise minimization techniques are presented, ranging from bias point choice to noise filtering techniques.
On a higher level, a systematic design strategy has been developed that trades off all noise contributions and fast dynamics for integrated capacitance (area). Moreover, a theoretical DeltaSigma phase noise analysis is presented, extended with a fast non-linear analysis method to accurately predict the influence of PLL non-linearities on the spectral purity of the DeltaSigma fractional-N frequency synthesizers.
CMOS Fractional-N Synthesizers covers the total design flow of monolithic CMOS fractional-N synthesizers with high spectral purity while providing insight in the most critical issues of monolithic fractional-N synthesis. All material is experimentally verified with several CMOS implementations, with ultimately a monolithic CMOS &Dgr;&Sgr;-controlled fractional-N synthesizer, which was part of a CMOS DCS-1800 transceiver front-end. The book is essential reading for analog and RF design engineers and researchers in the field and it is also suitable as text book for an advanced course on the subject.
I: Abstract. List of Symbols and Abbreviations.
Table of Contents.
1: Introduction. 1.1. Telecommunications: An Overview. 1.2. Telecommunications: A Market Perception. 1.3. Integration: Why, How and In What? 1.4. The Research Book. 1.5. The Outline of the Book.
2: On Frequency Synthesis. 2.1. Introduction. 2.2. Indirect or Phase-Locked Loop Frequency Synthesizers. 2.3. The Synthesizer Data Sheet. 2.4. Introduction to PLL building blocks. 2.5. Advanced PLL Frequency Synthesizers. 2.6. Frequency Synthesis for the DCS-1800 System. 2.7. Conclusion.
3: High-Speed CMOS Prescalers. 3.1. Introduction. 3.2. The Phase-Switching Dual-Modulus Prescaler. 3.3. A Single-Ended 1.5 GHz 8/9 Dual-Modulus Prescaler in 0.7 mum CMOS. 3.4. A Single-ended 1.8 GHz 8/9 DMP in 0.8 mum "Radiation Hardened" BiCMOS. 3.5. A 1.8 GH.z 16-modulus /64-/79 Prescaler in 0.25 mum CMOS. 3.6. A 12 GHz /128 Prescaler in 0.25 mum CMOS. 3.7. Conclusion.
4: Monolithic CMOS LC-VCOs. 4.1. Introduction. 4.2. General Oscillator Theory. 4.3. A Design-Oriented Non-Linear Phase Noise Theory. 4.4. Integrated LC-tanks in CMOS. 4.5. The VCO Circuit Design. 4.6. Implementations. 4.7. Comparison with Published State-of-the-Art VCOs. 4.8. Conclusion.
5: Monolithic Phase Loops. 5.1. Introduction. 5.2. Loop Filter Topology Selection. 5.3. Dual-Path Fourth-Order PLL. 5.4. The PLL Building Block Circuits. 5.5. Experimental Results. 5.6. Conclusion.
6: A 1.8 GHz CMOS &Dgr;&Sgr; Fractional-N Frequency Synthesizer. 6.1. Introduction. 6.2. The Fractional-N Principle. 6.3. Conventional Fractional Compensation Methods. 6.4. &Dgr;&Sgr; Modulation in Fractional-N Synthesis. 6.5. &Dgr;&Sgr; Modulators for Fractional-N Synthesis. 6.6. The Theoretical &Dgr;&Sgr; Phase Noise Analysis. 6.7. A Fast Non-Linear &Dgr;&Sgr; Phase Noise Analysis Method. 6.8. The Fractional-N Synthesizer Circuit Design. 6.9. Experimental Results. 6.10. Conclusion.
7: Conclusions. 7.1. A 2V CMOS Cellular Transceiver Front-End. 7.2. Main Contributions and Achievements. 7.3. Epilogue.
A: &Dgr;&Sgr; Modulators with DC-inputs.
B: Additional Results of the Non-Linear Analysis for Fractional-N Synthesizers. Index. Bibliography.
商品描述(中文翻譯)
**描述**
《CMOS 分數-N 合成器》符合對小型且便宜的行動通訊收發器解決方案的需求。本書旨在作為設計完全整合的 DeltaSigma 分數-N 頻率合成器的手冊，重點在於實現高頻譜純度，即低相位噪聲和高雜訊抑制。分數-N 設計從規格推導到架構和基本元件層級，再到電路層級進行詳細闡述。
《CMOS 分數-N 合成器》首先提供了對一般頻率合成的全面介紹。討論了不同的架構和合成器基本元件，並強調它們對合成器規格的相對重要性。合成器規格推導的過程以 DCS-1800 標準作為一般測試案例進行說明。
本書探討了在 CMOS 中的分數-N 合成器設計，涵蓋電路層級和系統層級。電路層級專注於高達 12 GHz 的高速預分頻器設計，以及完全整合的低相位噪聲 LC-VCO 設計。高 Q 值電感的整合和模擬在 CMOS 中進行詳細闡述，並介紹了從偏置點選擇到噪聲過濾技術的閃爍噪聲最小化技術。
在更高的層級上，開發了一種系統化的設計策略，權衡所有噪聲貢獻和快速動態以獲得整合電容（面積）。此外，還提出了一種理論 DeltaSigma 相位噪聲分析，並擴展了快速非線性分析方法，以準確預測 PLL 非線性對 DeltaSigma 分數-N 頻率合成器頻譜純度的影響。
《CMOS 分數-N 合成器》涵蓋了高頻譜純度的單片 CMOS 分數-N 合成器的完整設計流程，同時提供了對單片分數-N 合成的最關鍵問題的深入見解。所有材料均經過多個 CMOS 實現的實驗驗證，最終實現了一個單片 CMOS ΔΣ 控制的分數-N 合成器，該合成器是 CMOS DCS-1800 收發器前端的一部分。本書對於模擬和射頻設計工程師及相關領域的研究人員來說是必讀之作，並且也適合作為該主題的進階課程教材。
**目錄**
I: 摘要。符號和縮寫列表。
目錄。
1: 引言。1.1. 電信：概述。1.2. 電信：市場認知。1.3. 整合：為什麼、如何以及在什麼方面？1.4. 研究書籍。1.5. 本書大綱。
2: 關於頻率合成。2.1. 引言。2.2. 間接或鎖相迴路頻率合成器。2.3. 合成器數據表。2.4. PLL 基本元件介紹。2.5. 先進的 PLL 頻率合成器。2.6. DCS-1800 系統的頻率合成。2.7. 結論。
3: 高速 CMOS 預分頻器。3.1. 引言。3.2. 相位切換雙模預分頻器。3.3. 一個在 0.7 微米 CMOS 中的單端 1.5 GHz 8/9 雙模預分頻器。3.4. 一個在 0.8 微米「抗輻射」BiCMOS 中的單端 1.8 GHz 8/9 DMP。3.5. 一個在 0.25 微米 CMOS 中的 1.8 GHz 16 模數 /64-/79 預分頻器。3.6. 一個在 0.25 微米 CMOS 中的 12 GHz /128 預分頻器。3.7. 結論。
4: 單片 CMOS LC-VCO。4.1. 引言。4.2. 一般振盪器理論。4.3. 設計導向的非線性相位噪聲理論。4.4. CMOS 中的整合 LC 槽。4.5. VCO 電路設計。4.6. 實現。4.7. 與已發表的最先進 VCO 的比較。4.8. 結論。
5: 單片相位迴路。5.1. 引言。5.2. 迴路濾波器拓撲選擇。5.3. 雙通道四階 PLL。5.4. PLL 基本元件電路。5.5. 實驗結果。5.6. 結論。
6: 一個 1.8 GHz CMOS ΔΣ 分數-N 頻率合成器。6.1. 引言。6.2. 分數-N 原理。6.3. 傳統的分數補償方法。6.4. ΔΣ 調變在分數-N 合成中的應用。6.5. 分數-N 合成的 ΔΣ 調變器。6.6. 理論 ΔΣ 相位噪聲分析。6.7. 一種快速非線性 ΔΣ 相位噪聲分析方法。6.8. 分數-N 合成器電路設計。6.9. 實驗結果。6.10. 結論。
7: 結論。7.1. 一個 2V CMOS 行動通訊收發器前端。7.2. 主要貢獻和成就。7.3. 結語。
A: 具有直流輸入的 ΔΣ 調變器。
B: 分數-N 合成器的非線性分析的附加結果。索引。參考文獻。
