Handbook of Digital Techniques for High-Speed Design: Design Examples, Signaling and Memory Technologies, Fiber Optics, Modeling and Simulation to Ensure Signal Integrity
暫譯: 高速設計數位技術手冊：設計範例、信號與記憶體技術、光纖、建模與模擬以確保信號完整性

Tom Granberg

Handbook of Digital Techniques for High-Speed Design: Design Examples, Signaling and Memory Technologies, Fiber Optics, Modeling and Simulation to Ensure Signal Integrity

買這商品的人也買了...

商品描述

Table of Contents:

Preface.

I. INTRODUCTION.

 1. Trends in High-Speed Design.

 

 2. ASICs, Backplane Configurations, and SerDes Technology.

 

 

 3. A Few Basics on Signal Integrity.

 

 

II. SIGNALING TECHNOLOGIES AND DEVICES.

 

 4. Gunning Transceiver Logic (GTL, GTLP, GTL+, AGTL+).

 

 5. Low Voltage Differential Signaling (LVDS).

 

 

 6. Bus LVDS (BLVDS), LVDS Multipoint (LVDM), and Multipoint LVDS (M-LVDS).

 

 

 7. High-Speed Transceiver Logic (HSTL) and Stub-Series Terminated Logic (SSTL).

 

 

 8. Emitter Coupled Logic (ECL, PECL, LVPECL, ECLinPS Lite and Plus, SiGe, ECL Pro, GigaPro and GigaComm).

 

 

 9. Current-Mode Logic (CML).

 

 

10. FPGAs - 3.125 Gbps RocketIOs and HardCopy Devices.

 

 

11. Fiber-Optic Components.

 

 

12. High-Speed Interconnects and Cabling.

 

 

III. HIGH-SPEED MEMORY AND MEMORY INTERFACES.

 

13. Memory Device Overview and Memory Signaling Technologies.

 

14. Double Data Rate SDRAM (DDR, DDR2) and SPICE Simulation.

 

 

15. GDDR3, ZBT, FCRAM, SigmaRAM, RLDRAM, DDR SRAM, Flash, FeRAM, and MRAM.

 

 

16. Quad Data Rate (QDR, QDRII) SRAM.

 

 

17. Direct Rambus DRAM (DRDRAM).

 

 

18. Xtreme Data Rate (XDR) DRAM, FlexPhase and ODR.

 

 

IV. MODELING, SIMULATION, AND EDA TOOLS.

 

19. Differential and Mixed-Mode S‑Parameters.

 

20. Time Domain Reflectometry (TDR), Time Domain Transmission (TDT), and VNAs.

 

 

21. Modeling with IBIS.

 

 

22. Mentor Graphics - EDA Tools for High-Speed Design, Simulation, Verification, and Layout.

 

 

V. DESIGN CONCEPTS AND EXAMPLES.

 

23. Advances in Design, Modeling, Simulation, and Measurement Validation of High-Performance Board-to-Board 5-to-10 Gbps Interconnects.

 

Appendix 23A. Generalized N-Port, Mixed-Mode S-Parameters.

 

 

24. IBIS Modeling and Simulation of High-Speed Fiber-Optic Transceivers.

 

 

25. Designing with LVDS.

 

 

26. Designing to 10 Gbps Using SerDes Transceivers, Serializers, and Deserializers.

 

 

27. WarpLink SerDes System Design Example.

 

 

VI. EMERGING PROTOCOLS AND TECHNOLOGIES.

 

28. Electrical Optical Circuit Board (EOCB).

 

29. RapidIO.

 

 

30. PCI Express and ExpressCard.

 

 

VII. LAB AND TEST INSTRUMENTATION.

 

31. Electrical and Optical Test Equipment.

 

Acronyms.

 

 

References.

 

 

About the Author

 

商品描述(中文翻譯)

目錄：

前言。

I. 介紹。

1. 高速設計的趨勢。

2. ASIC、背板配置與 SerDes 技術。

3. 信號完整性的基本知識。

II. 信號技術與設備。

4. Gunning Transceiver Logic (GTL, GTLP, GTL+, AGTL+)。

5. 低電壓差分信號 (LVDS)。

6. Bus LVDS (BLVDS)、LVDS 多點 (LVDM) 與多點 LVDS (M-LVDS)。

7. 高速收發器邏輯 (HSTL) 與 Stub-Series Terminated Logic (SSTL)。

8. 發射耦合邏輯 (ECL, PECL, LVPECL, ECLinPS Lite 和 Plus, SiGe, ECL Pro, GigaPro 和 GigaComm)。

9. 電流模式邏輯 (CML)。

10. FPGA - 3.125 Gbps RocketIOs 和 HardCopy 設備。

11. 光纖元件。

12. 高速互連與布線。

III. 高速記憶體與記憶體介面。

13. 記憶體設備概述與記憶體信號技術。

14. 雙數據速率 SDRAM (DDR, DDR2) 與 SPICE 模擬。

15. GDDR3、ZBT、FCRAM、SigmaRAM、RLDRAM、DDR SRAM、Flash、FeRAM 與 MRAM。

16. 四倍數據速率 (QDR, QDRII) SRAM。

17. 直接 Rambus DRAM (DRDRAM)。

18. Xtreme 數據速率 (XDR) DRAM、FlexPhase 和 ODR。

IV. 建模、模擬與 EDA 工具。

19. 差分與混合模式 S-參數。

20. 時域反射測量 (TDR)、時域傳輸 (TDT) 與 VNAs。

21. 使用 IBIS 進行建模。

22. Mentor Graphics - 用於高速設計、模擬、驗證與佈局的 EDA 工具。

V. 設計概念與範例。

23. 高性能板對板 5 到 10 Gbps 互連的設計、建模、模擬與測量驗證的進展。

附錄 23A. 一般化 N 端口、混合模式 S-參數。

24. 高速光纖收發器的 IBIS 建模與模擬。

25. 使用 LVDS 進行設計。

26. 使用 SerDes 收發器、序列化器與反序列化器設計至 10 Gbps。

27. WarpLink SerDes 系統設計範例。

VI. 新興協議與技術。

28. 電氣光學電路板 (EOCB)。

29. RapidIO。

30. PCI Express 與 ExpressCard。

VII. 實驗室與測試儀器。

31. 電氣與光學測試設備。

縮寫詞。

參考文獻。

關於作者。

類似商品

最後瀏覽商品 (3)