Xilinx FPGA 數位電路設計

<本書簡介>

本書撰寫主要的目的在使FPGA的初學者，瞭解如何進入FPGA的設計領域，主要以Xilinx ISE發展系統為開發環境，並使用ModelSim模擬器做為功能模擬及時序模擬的工具，且以依元素科技有限公司所開發設計的XC3S200AN_FT256(EDK-3SAISE) FPGA開發板來撰寫。首先介紹以繪圖的方式設計FPGA數位電路，並經模擬驗證後再將之燒錄於FPGA開發板板上驗證，最後並介紹如何使用VHDL來設計FPGA數位電路。

<章節目錄>

目　錄

Chapter 1 使用FPGA晶片設計數位電路的方法

1-1 什麼是FPGA 1-2

1-2 FPGA晶片的發展過程及其基本架構 1-2

1-2-1　PLD之基本架構 1-2

1-2-2　PLD的種類 1-3

1-3 Xilinx FPGA的基本架構 1-6

1-3-1 Xilinx Spartan-3AN FPGA的基本架構 1-6

1-4 Xilinx Spartan3AN FPGA晶片編號代表的意義 1-12

1-5 傳統設計數位電路的方法 1-13

1-6 使用FPGA設計數位電路的方法 1-17

1-6-1 使用繪圖方式設計數位電路的方法 1-18

1-6-2 使用VHDL硬體描述語言設計數位電路之方法 1-30

1-6-3 使用Verilog硬體描述語言設計數位電路的方法 1-33

1-6-4 使用狀態機方式設計數位電路的方法 1-34

1-7 Xilinx ISE發展系統功能簡介 1-35

1-8 使用Xilinx ISE發展系統設計FPGA及CPLD操作方式的差異 1-38

1-9 Xilinx ISim Simulator簡介 1-39

1-10 ModelSim模擬器之簡介 1-39

Chapter 2 Xilinx ISE WebPACK及ModelSim XE模擬器的下載及安裝

2-1 ISE WebPACK軟體之下載 2-2

2-1-1 連線至Xilinx公司網站 2-2

2-1-2 進行註冊 2-4

2-1-3 下載ISE WebPACK軟體 2-9

2-1-4 ISE WebPACK更新檔的下載 2-12

2-1-5 License檔的產生及下載 2-15

2-2 ISE WebPACK軟體之安裝 2-21

2-3 Xilinx ISE WebPACK的更新 2-36

2-4 ModelSim XE模擬器之下載及安裝 2-40

2-4-1 ModelSim XE 模擬器之下載 2-41

2-4-2 ModelSim XE模擬器之安裝 2-44

2-4-3 ModelSim License檔的下載及安裝 2-49

2-5 ISE Webpack License檔的更新方法 2-58

Chapter 3 依元素科技有限公司FPGA晶片開發板介紹

3-1 概述 3-2

3-2 依元素XC3S200AN_FT256 FPGA晶片開發板之介紹 3-2

3-2-1 XC3S200AN_FT256開發板之系統方塊圖 3-3

3-3 依元素XC3S200AN_FT256開發板各週邊裝置與FPGA晶片

接腳介紹 3-4

3-3-1 電源裝置 3-4

3-3-2 輸入裝置 3-6

3-3-3 輸出裝置 3-12

3-3-4 RS232傳輸介面 3-20

3-3-5 Xilinx Spartan 3AN XC3S200AN-FTG256 FPGA晶片 3-21

3-3-6 J1 CONNECTOR 3-27

3-3-7 J2 CONNECTOR 3-29

3-4 XC3S200AN_FT256開發板的下載方式 3-30

Chapter 4 Xilinx ISE之簡易操作步驟介紹

4-1 如何進入ISE Project Navigator視窗 4-2

4-2 如何建立新的專案 4-3

4-3 如何離開所建立的專案 4-10

4-4 Project Navigator視窗之功能介紹 4-11

4-5 如何開啟一個舊的專案 4-17

4-6 基本邏輯閘介紹 4-25

4-6-1 反閘之電路符號、布林代數表示式及其真值表 4-25

4-6-2 或閘之電路符號、布林代數表示式及其真值表 4-26

4-6-3 及閘之電路符號、布林代數表示式及其真值表 4-26

4-6-4 互斥或閘之電路符號、布林代數表示式及其真值表 4-27

4-7 基本邏輯閘設計方法介紹 4-28

4-7-1 取出邏輯閘元件 4-28

4-7-2 緩衝器元件的取出 4-32

4-7-3 執行連線的動作 4-35

4-7-4 加入輸入及輸出端點 4-36

4-7-5 在輸入輸出端取名稱 4-37

4-8 基本邏輯閘功能模擬的執行 4-40

4-8-1 Testbench的產生 4-40

4-8-2 TestBench語法的檢查 4-47

4-8-3 使用ISim模擬器的模擬方法 4-48

4-8-4 模擬時間的設定 4-52

4-8-5 使用Modelsim模擬器模擬的方法 4-55

4-9 設計實作 4-59

4-9-1 Implementation Constraints File的設定 4-59

4-9-2 Implement Design的執行 4-72

4-10 使用FPGA Editor檢視晶片佈置與繞線 4-83

4-11 FPGA晶片資源利用報告的檢視 4-84

4-12 Configuration Data的產生 4-86

4-13 時序模擬的執行 4-89

4-13-1 使用ModelSim執行時序模擬的方法 4-89

4-13-2 使用Xilinx ISim Simulator執行時序模擬的方法 4-99

4-14 Configuration的執行 4-106

4-14-1 直接下載至FPGA晶片上 4-106

4-14-2 下載至FPGA晶片內部的Flash Memory 4-113

4-14-3 使用USB下載線的連接方法 4-114

4-14-4 直接下載至FPGA與下載至FPGA Flash的差異 4-114

4-15 以HDL硬體描述語言設計數位電路的方法 4-115

Chapter 5 組合邏輯設計實習

5-1 編碼器 5-2

5-1-1 十進位對二進位編碼器 5-2

5-1-2 繪圖方式的設計 5-4

5-1-3 功能模擬的執行 5-21

5-1-4 ModelSim模擬器之簡易操作 5-30

5-1-5 將十進位對二進位編碼器設計成一元件模組使用 5-39

5-1-6 十進位對二進位編碼器元件模組之模擬及下載 5-45

5-2 如何將建立的元件模組在別的專案中使用 5-93

5-3 BCD解碼器 5-98

5-3-1 BCD解碼器之基本電路 5-98

5-3-2 使用繪圖方式的設計方法 5-100

5-3-3 將BCD解碼器組成一元件模組使用 5-112

5-3-4 再使用ModelSim模擬電路之功能 5-114

5-3-5 實作及下載 5-114

5-4 二對四解碼器 5-117

5-5 解多工器 5-125

5-5-1 一對四解多工器 5-125

5-6 多工器 5-132

5-6-1 四對一多工器 5-132

5-7 壹位元全加器之設計 5-138

5-7-1 壹位元半加器 5-138

5-7-2 壹位元全加器 5-140

5-8 二位元全加器之設計 5-150

5-9 BCD七段顯示器解碼器電路之設計 5-166

5-9-1 七段顯示器之基本架構 5-166

5-9-2 七段顯示器解碼電路之真值表 5-168

5-9-3 布林代數表示式 5-169

5-9-4 邏輯電路圖 5-170

5-9-5 使用Xilinx ECS繪圖 5-174

5-9-6 使用Modelsim執行電路功能模擬 5-174

5-9-7 將七段顯示器解碼電路設計成一元件模組使用 5-177

5-9-8 再使用Modelsim模擬電路之功能 5-179

5-9-9 Implementation Constraints File的執行 5-180

5-9-10 Implement Design的執行 5-182

5-9-11 時序模擬的執行 5-182

5-9-12 Configuration的執行 5-182

Chapter 6 循序邏輯電路設計

6-1 四位元非同步上數計數之設計 6-2

6-2 不同頻率時鐘脈波產生電路之設計 6-8

6-3 具有七段顯示器解碼電路之四位元非同步上數計數器之設計 6-12

Chapter 7 VHDL硬體描述語言設計方法

7-1 如何使用VHDL硬體描述語言設計數位電路 7-2

7-1-1 使用ISE HDL Text Editor編輯VHDL硬體描述語言設計

電路的方法 7-2

7-1-2 使用ISE語言樣板設計VHDL硬體描述語言的方法 7-25

7-2 VHDL硬體描述語言的基本架構組成 7-44

7-2-1 Library宣告的格式 7-46

7-2-2 Use宣告的格式 7-46

7-2-3 Entity電路單體描述的格式 7-46

7-2-4 Architecture架構描述的格式 7-47

7-2-5 Structure宣告所使用之格式及範例 7-48

7-2-6 Dataflow描述之格式及範例 7-63

7-2-7 Behavioral行為描述之格式及範例 7-67

7-2-8 組成宣告描述之格式及範例 7-71

Chapter 8 VHDL硬體描述語言之描述規則

8-1 VHDL硬體描述語言指令的命名規則 8-2

8-1-1 VHDL的註解描述 8-2

8-2 VHDL敘述的描述形式 8-2

8-3 VHDL的常用描述指令 8-9

8-3-1 IF條件式 8-9

8-3-2 WHEN...ELSE敘述 8-23

8-3-3 Case...is...When...When others敘述 8-27

8-3-4 With...select...when...when others敘述 8-33

8-3-5 Loop敘述 8-48

8-3-6 NEXT敘述 8-59

8-3-7 Wait敘述 8-61

8-4 VHDL中所使用的運算子 8-63

8-5 VHDL的保留字 8-64

Chapter 9 VHDL設計實例介紹

9-1 三對八解碼器的設計 9-2

9-2 十六進位上下數計數器之設計 9-7

9-2-1 除頻電路之設計 9-8

9-2-2 十六進位上下數計數器之設計 9-14

9-2-3 多工器之設計 9-23

9-2-4 七段顯示器解碼電路之設計 9-30

9-2-5 十六進位上下數計數器完整電路之設計 9-32

9-3 BCD上下數計數器之設計 9-38

9-3-1 BCD上下計數器之設計方法 9-39

9-3-2 除頻電路、多工器、七段顯示器解碼電路模組之引入 9-44

9-3-3 BCD上下數計數電路之完整設計 9-50

9-4 跑馬燈之設計 9-54

Chapter 10 VHDL專題設計(提供CH10.PDF檔在附書光碟中)

10-1 8×8點矩陣LED專題設計 10-2

10-1-1 基本架構 10-2

10-1-2 設計方法 10-2

10-1-3 合成及下載 10-9

10-2 液晶顯示專題設計 10-12

10-2-1 液晶顯示模組基本架構 10-12

10-2-2 LCM工作原理 10-13

10-2-3 設計方法 10-20

10-2-4 VHDL設計方法 10-22

10-2-5 合成及下載 10-27

10-2-6 LCD由右向左移位出現之顯示設計 10-28

10-3 鍵盤專題設計 10-32

10-3-1 鍵盤讀取基本原理 10-32

10-3-2 設計方法 10-34

10-3-3 鍵盤專題設計二 10-37

10-4 蜂鳴器專題設計 10-43

10-4-1 蜂鳴器發音的基本原理 10-43

10-4-2 設計方法 10-44

10-5 RS232介面專題設計 10-47

10-5-1 開啟一個新專案 10-47

10-5-2 VHDL設計方法 10-48

10-5-3 合成及下載 10-50

10-5-4 電腦超級終端機的設定 10-50

Appendix A 問題解答 A-1

Appendix B 依元素科技有限公司簡介 B-1

參考書目