相關主題
商品描述
半導體製造作為微電子與集成電路行業中非常重要的環節，其工藝可靠性是決定芯片性能的關鍵。本書詳細描述和分析了半導體器件製造中的可靠性和認定，並討論了基本的物理和理論。本書涵蓋了初始規範定義、測試結構設計、測試結構數據分析，以及工藝的最終認定，是一本實用的、全面的指南，提供了驗證前端器件和後端互連的測試結構設計的實際範例。本書適合從事半導體製造及可靠性方面的工程師與研究人員閱讀，也可作為高等院校微電子等相關專業高年級本科生和研究生的教材和參考書。
目錄大綱
譯者序
第1部分概述
第1章引言3
1.1背景3
1.2工藝可靠性項4
1.2.1FEOL4
1.2.2BEOL6
1.3工藝相關的可靠性8
1.4可靠性評估方法9
1.5本書的組織結構10
參考文獻11
第2章器件物理基礎14
2.1基本材料特性介紹14
2.1.1導體、半導體和絕緣體14
2.1.2電子和空穴能量16
2.1.3半導體中的碰撞與能量交換17
2.2PN結18
2.2.1PN結能帶18
2.2.2PN結偏置19
2.2.3結電容20
2.3金屬-氧化物-半導體電容的物理基礎21
2.3.1金屬-氧化物-半導體電容的能帶21
2.3.2金屬-氧化物-半導體電容的電容-電壓曲線23
2.4金屬-氧化物-半導體場效應晶體管物理特性24
2.4.1金屬-氧化物-半導體場效應晶體管的電流-電壓特性24
2.4.2長溝道金屬-氧化物-半導體場效應晶體管的Vt27
2.4.3金屬-氧化物-半導體場效應晶體管中的電容27
2.5金屬-氧化物-半導體場效應晶體管的二階效應29
2.5.1短溝道效應29
2.5.2寬度效應30
2.5.3柵致漏極泄漏電流31
2.5.4硼滲透32
2.5.5襯底偏置的影響33
2.6界面陷阱和氧化層陷阱33
參考文獻36
第3章金屬-氧化物-半導體製造工藝流程37
3.1前道工藝37
3.2Cu雙大馬士革後端工藝42
參考文獻46
第4章可用於器件可靠性表徵的測量48
4.1電容-電壓測量48
4.2直流電流-電壓49
4.2.1從直流電流-電壓測量中提取界面陷阱52
4.2.2從直流電流-電壓測量中提取氧化層陷阱54
4.3柵控二極管方法55
4.4電荷泵測量57
4.5用於界面和氧化層陷阱分離的中間帶隙測量60
4.6載流子分離測量61
4.7電流-電壓特性62
參考文獻63
第2部分前道工藝(FEOL)
第5章熱載流子註入67
5.1最大溝道電場69
5.2HCI的物理機制71
5.2.1電場驅動的CHC機制71
5.2.2能量驅動的溝道-熱載流子機制：電子-電子散射73
5.2.3多重振動激發機制74
5.2.4NMOS熱載流子註入機理/模型75
5.2.5PMOS熱載流子註入機理/模型76
5.3熱載流子註入表徵方法77
5.3.1監控的器件參數77
5.3.2熱載流子註入退化模型78
5.3.3壽命外推80
5.4對熱載流子註入屏蔽效應的表徵82
5.5熱載流子註入退化飽和83
5.6溫度對熱載流子註入的影響84
5.7體偏置對熱載流子註入的影響85
5.8結構對熱載流子註入的影響85
5.8.1溝道寬度對熱載流子註入的影響85
5.8.2溝道長度對熱載流子註入的影響89
5.8.3補償側墻對熱載流子註入的影響91
5.8.4柵極邊緣與淺溝槽隔離邊緣間距的影響94
5.9工藝對熱載流子註入性能的影響95
5.9.1漏區工程95
5.9.2柵極氧化層的魯棒性96
5.10熱載流子註入認定實踐100
參考文獻101
第6章柵極氧化層完整性和時間相關的介質擊穿108
6.1金屬-氧化物-半導體結構的隧穿108
6.1.1柵極泄漏隧穿機制108
6.1.2依賴極性的Qbd和Tbd114
6.1.3柵極泄漏電流與Vbd/Tbd的關系117
6.2柵極氧化層介質擊穿機理120
6.2.1本徵與非本徵擊穿120
6.2.2隨時間變化的介質擊穿122
6.2.3Vbd與Tbd的相關性123
6.2.4缺陷產生模型124
6.2.5軟擊穿129
6.3應力誘導的泄漏電流131
6.4柵極氧化層完整性測試結構和失效分析132
6.4.1體結構132
6.4.2多晶矽邊緣密集結構132
6.4.3淺溝槽-隔離-邊緣密集結構133
6.4.4淺溝槽隔離拐角密集結構134
6.4.5柵極氧化層完整性失效分析135
6.5柵極氧化層時間相關介質擊穿模型，壽命外推法135
6.5.1Weibull分佈135
6.5.2活化能135
6.5.31/E模型、E模型、V模型和冪律模型136
6.5.4面積按比例變化140
6.6工藝對柵極氧化層完整性和時間變化的介質擊穿改進的影響140
6.6.1氧化層厚度的影響140
6.6.2氮化的影響140
6.6.3氫/D2的影響142
6.6.4金屬污染143
6.6.5多晶矽晶粒結構的影響144
6.6.6多晶矽剖面的影響(多晶矽基腳)145
6.6.7柵極氧化層預清洗和刻蝕的影響145
6.6.8犧牲氧化後退火環境的影響145
6.6.9無犧牲氧化層效應148
6.6.10光刻膠附著力的影響150
6.6.11銦註入的影響151
6.6.12冪律模型指數的工藝因子151
6.7工藝認定實踐155
參考文獻156
第7章負偏置溫度不穩定性162
7.1負偏置溫度不穩定性退化機制164
7.1.1反應-擴散模型164
7.1.2恢覆167
7.1.3退化飽和機理168
7.2退化時間指數n，活化能Ea，電壓/電場加速因子γ171
7.2.1退化時間指數n171
7.2.2活化能(Ea)172
7.2.3電壓/電場加速因子γ173
7.3表徵方法174
7.3.1時延(恢覆)對表徵的影響175
7.3.2應力-電壓和應力-時間影響177
7.3.3不間斷應力方法179
7.3.4體偏置對負偏置溫度不穩定性的影響183
7.4為什麽反型的PMOS最差186
7.5結構對負偏置溫度不穩定性的影響188
7.5.1溝道長度依賴性189
7.5.2溝道寬度依賴性191
7.5.3柵極氧化層厚度相關性192
7.6工藝對負偏置溫度不穩定性的影響194
7.6.1氮及其分佈194
7.6.2氟摻入197
7.6.3柵極氧化層和Si-SiO2界面質量198
7.6.4H2/D2退火199
7.6.5後道工藝199
7.6.6等離子體誘導損傷的影響200
7.6.7硼滲透200
7.6.8接觸刻蝕截止層的效果200
7.6.9Si襯底取向的影響201
7.7動態負偏置溫度不穩定性202
7.8工藝認定實踐202
參考文獻204
第8章等離子體誘導損傷212
8.1引言212
8.2等離子體誘導損傷機制214
8.2.1等離子體密度214
8.2.2晶圓上等離子體的不均勻性214
……
