專用集成電路低功耗入門：分析、技術和規範 An ASIC Low Power Primer: Analysis, Techniques and Specification
Rakesh Chadha, J. Bhasker
- 出版商: 機械工業
- 出版日期: 2024-03-22
- 售價: $534
- 貴賓價: 9.5 折 $507
- 語言: 簡體中文
- 頁數: 204
- 裝訂: 平裝
- ISBN: 7111745906
- ISBN-13: 9787111745907
- 此書翻譯自: An ASIC Low Power Primer: Analysis, Techniques and Specification (Hardcover)
立即出貨
買這商品的人也買了...
-
數位訊號處理 (Mitra: Digital Signal Processing: A Computer-Based Approach, 3/e)$760$745 -
Deep Learning - Hardware Design$680$646 -
$658低功耗設計精解 -
數字通信同步技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$594$564 -
$911AI 芯片：前沿技術與創新未來 -
CPU 設計實戰$594$564 -
深度神經網絡 FPGA 設計與實現$210$200 -
FPGA 時序約束與分析$414$393 -
$505MATLAB 圖像處理與應用 -
CMOS 集成電路 EDA 技術, 2/e$654$621 -
IC 芯片設計中的靜態時序分析實踐$810$770 -
Verilog 高級數字系統設計技術與實例分析$654$621 -
三維芯片集成與封裝技術$1,134$1,077 -
$500System Verilog 驗證：測試平臺編寫指南, 3/e (SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e) -
數位訊號處理－Python 程式實作, 3/e (附範例光碟)$620$558 -
數字集成電路設計$414$393 -
芯片封測從入門到精通$414$393 -
UVM 芯片驗證技術案例集$714$678 -
$658基於 TSV 的三維堆疊積體電路的可測性設計與測試最佳化技術 -
自動駕駛的大腦 - 車載晶片技術開發及詳解$1,200$948 -
數字集成電路測試 — 理論、方法與實踐$474$450 -
$398ASIC 設計與綜合：使用 Verilog 進行 RTL 設計 -
$517我在硅谷管芯片：芯片設計公司運營之道 -
EDA 技術與 Verilog HDL, 4/e$479$455 -
$398SystemVerilog 硬件設計：RTL 設計和驗證
相關主題
商品描述
本書重點關註CMOS數字專用整合電路(ASIC)設備，集中探討了三個主要內容：
如何分析或測量功耗，如何為設備指定功耗意圖，以及可以用什麼技術最小化功耗。
本書以易於閱讀的風格編寫，章節間幾乎沒有依賴關係，讀者可以直接跳到感興趣的章節進行閱讀。
本書起始章節主要介紹如何測量功耗；隨後的章節介紹低功耗的實現策略；尤其在最後，也介紹了可用於描述功耗意圖的語言。
作者簡介
拉凱什·查達（Rakesh Chadha）是一名資深計算機輔助工程與設計專家，擁有逾25年的專業經驗，其中18年深耕於項目領導與技術管理領域。他在Sematech項目中的芯片寄生效應提取和信號完整性驗證方面，主管時序和信號完整性工作。他是eSilicon公司的設計技術總監，負責覆雜的SOC設計方法學。
目錄大綱
前言
致謝
第1章 引言
1.1 什麽是功耗
1.2 為什麽功耗很重要
1.3 為什麽功耗越來越大
1.4 功耗去哪了
1.5 多少才算低
1.6 為什麽要測量
1.7 對設計覆雜度的影響
1.8 本書概要
第2章 核心邏輯中的功耗建模
2.1 數字設計中的功耗
2.1.1 使用理想開關的例子
2.1.2 CMOS數字邏輯
2.2 動態或活動功耗
2.2.1 組合單元的活動功耗
2.2.2 時序單元的活動功耗
2.2.3 內部功耗對參數的依賴
2.3 泄漏功耗
2.3.1 對閾值電壓的依賴
2.3.2 對溝道長度的依賴
2.3.3 對溫度的依賴
2.3.4 對工藝的依賴
2.3.5 泄漏功耗建模
2.4 高級功耗建模
2.4.1 泄漏電流
2.4.2 動態電流
2.5 總結
第3章 輸入輸出和宏模塊中的功耗建模
3.1 存儲器宏模塊
3.1.1 動態或活動功耗
3.1.2 泄漏功耗
3.2 模擬宏模塊中的功耗
3.3 輸入輸出緩沖器的功耗
3.3.1 通用的數字輸入輸出模塊
3.3.2 帶終端的高速輸入輸出模塊
3.4 總結
第4章 ASIC中的功耗分析
4.1 什麽是開關活動性
4.1.1 靜態概率
4.1.2 翻轉率
4.1.3 實例
4.2 基本單元和宏模塊的功耗計算
4.2.1 2輸入與非門單元的功耗計算
4.2.2 觸發器單元的功耗計算
4.2.3 存儲器宏模塊的功耗計算
4.3 在模塊或芯片級指定活動性
4.3.1 默認全局活動性或非矢量
4.3.2 通過輸入傳播活動性
4.3.3 VCD
4.3.4 SAIF
4.4 芯片級功耗分析
4.4.1 選擇PVT角
4.4.2 功耗分析
4.5 總結
第5章 電源管理的設計意圖
5.1 電源管理要求
5.2 電源域
5.2.1 電源域狀態
5.3 用於電源管理的特殊單元
5.3.1 隔離單元
5.3.2 電平移位器
5.3.3 使能電平移位器
5.3.4 電源開關
5.3.5 常開單元
5.3.6 保持單元
5.3.7 時鐘門控單元
5.3.8 標準單元
5.3.9 雙軌存儲器
5.4 總結
第6章 低功耗的架構技術
6.1 總體目標
6.1.1 影響功耗的參數
6.2 動態頻率
6.3 動態電壓縮放
6.4 動態電壓和頻率縮放
6.5 降低電源電壓
6.6 結構級時鐘門控
6.7 電源門控
6.7.1 狀態保持
6.7.2 粗粒度和細粒度電源門控
6.8 多電壓
6.8.1 優化電平移位器
6.8.2 優化隔離單元
6.9 優化存儲器功耗
6.9.1 對存儲器訪問進行分組
6.9.2 避免使能引腳上的冗餘活動
6.10 操作數隔離
6.11 設計的工作模式
6.12 RTL技術
6.12.1 最小化翻轉次數
6.12.2 資源共享
6.12.3 其他
6.13 總結
第7章 低功耗實現技術
7.1 工藝節點與庫的權衡
7.2 庫的選擇
7.2.1 多閾值電壓單元
7.2.2 多溝道單元
7.3 時鐘門控
7.3.1 功耗驅動的時鐘門控
7.3.2 降低時鐘樹功耗的其他技術
7.4 時鐘門控對時序的影響
7.4.1 單級時鐘門控
7.4.2 多級時鐘門控
7.4.3 克隆時鐘門控
7.4.4 合並
7.5 門級功耗優化技術
7.5.1 使用覆雜單元
7.5.2 調節單元尺寸
7.5.3 設置適當的壓擺率
7.5.4 引腳互換
7.5.5 因式分解
7.6 睡眠模式的功耗優化
7.6.1 通過背偏壓減少泄漏
7.6.2 關閉不活動的區塊
7.6.3 存儲器的睡眠和關機模式
7.7 自適應工藝監控
7.8 去耦電容和泄漏
7.9 總結
第8章 UPF功耗規範
8.1 設置範圍
8.2 創建電源域
8.3 創建供電埠
8.4 創建供電網絡
8.5 連接供電網絡
8.6 域的主電源
8.7 創建電源開關
8.8 映射電源開關
8.9 供電埠的狀態
8.10 電源狀態表
8.11 電平移位器規格
8.12 隔離策略
8.13 保持策略
8.14 映射保持寄存器
8.15 Mychip實例
第9章 CPF功耗規範
9.1 簡介
9.2 庫命令
9.2.1 定義常開單元
9.2.2 定義全局單元
9.2.3 定義隔離單元
9.2.4 定義電平移位器單元
9.2.5 定義開放源極輸入引腳
9.2.6 定義焊盤單元
9.2.7 定義電源鉗位單元
9.2.8 定義電源鉗位引腳
9.2.9 定義電源開關單元
9.2.10 定義相關電源引腳
9.2.11 定義狀態保持單元
9.3 電源模式命令
9.3.1 創建模式
9.3.2 創建電源模式
9.3.3 指定電源模式轉換方式
9.3.4 設置電源模式控制組
9.3.5 結束電源模式控制組設置
9.4 設計和實現約束
9.4.1 創建分析視圖
9.4.2 創建偏壓網絡
9.4.3 創建全局連接
9.4.4 創建接地網絡
9.4.5 創建隔離規則
9.4.6 創建電平移位器規則
9.4.7 創建標稱條件
9.4.8 創建操作角
9.4.9 創建焊盤規則
