專用集成電路低功耗入門：分析、技術和規範 An ASIC Low Power Primer: Analysis, Techniques and Specification
Rakesh Chadha, J. Bhasker
- 出版商: 機械工業
- 出版日期: 2024-03-22
- 定價: $534
- 售價: 8.5 折 $454
- 語言: 簡體中文
- 頁數: 204
- 裝訂: 平裝
- ISBN: 7111745906
- ISBN-13: 9787111745907
- 此書翻譯自: An ASIC Low Power Primer: Analysis, Techniques and Specification (Hardcover)
立即出貨
買這商品的人也買了...
-
數位訊號處理 (Mitra: Digital Signal Processing: A Computer-Based Approach, 3/e)$760$745 -
計算機系統設計 (上冊) — 基於 FPGA 的 RISC 處理器設計與實現$330$314 -
數字通信同步技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$594$564 -
CPU 設計實戰$594$564 -
$352EDA 技術與 Verilog HDL -
$709低功耗 CMOS 逐次逼近型模數轉換器 -
FPGA 時序約束與分析$414$393 -
$505MATLAB 圖像處理與應用 -
ChatGPT 超級應用：讓 AI 幫你處理課業、生活、職場大小事$560$437 -
ChatGPT4 人工智慧新時代：超效率 AI 生活與工作實務應用$760$570 -
FPGA 數字系統設計$359$341 -
$407GPT 圖解 : 大模型是怎樣構建的 -
$556高效能並行運行時系統:設計與實現 -
數位訊號處理－Python 程式實作, 3/e (附範例光碟)$620$558 -
數字集成電路設計$414$393 -
$352芯片封測從入門到精通 -
$815芯片安全導論 -
基於TSV的三維堆疊積體電路的可測性設計與測試最佳化技術$774$735 -
自動駕駛的大腦 - 車載晶片技術開發及詳解$1,200$900 -
數字集成電路測試 — 理論、方法與實踐$474$450 -
$398ASIC 設計與綜合：使用 Verilog 進行 RTL 設計 -
EDA 技術與 Verilog HDL, 4/e$479$455 -
C++ 之美：代碼簡潔、安全又跑得快的 30個要訣 (Beautiful C++: 30 Core Guidelines for Writing Clean, Safe, and Fast Code)$654$621 -
SystemVerilog 硬件設計：RTL 設計和驗證$468$445 -
芯片EDA實戰：新一代晶片驗證語言Eagle和PVM驗證平台$834$792
相關主題
商品描述
本書重點關注CMOS數字專用整合電路(ASIC)設備，集中探討了三個主要內容：
如何分析或測量功耗，如何為設備指定功耗意圖，以及可以用什麼技術最小化功耗。
本書以易於閱讀的風格編寫，章節間幾乎沒有依賴關係，讀者可以直接跳到感興趣的章節進行閱讀。
本書起始章節主要介紹如何測量功耗；隨後的章節介紹低功耗的實現策略；尤其在最後，也介紹了可用於描述功耗意圖的語言。
