硬件安全：從 SoC 設計到系統級防禦 Hardware Security: A Hands-on Learning Approach

Swarup Bhunia，Mark Tehranipoor

硬件安全：從 SoC 設計到系統級防禦

買這商品的人也買了...

相關主題

商品描述

隨著物聯網、人工智能技術的發展，出現了許多新興的系統和應用，這些新型系統和應用中又引入了新的攻擊面，並對支持安全可信的系統操作的硬件提出了新的要求。同時，硬件設計、製造、銷售的復雜度和全球化程度的提高，也帶來了大量新的硬件安全問題。由於研究門檻高、涉及領域廣、研究難度大，因此硬件安全既是安全研究的熱點，也是難點。
本書結合作者長期從事硬件和安全相關的研究經驗，從基本理論和實踐兩個層面系統介紹硬件安全的概念、原理和各種形式的電子硬件的安全解決方案，涵蓋硬件安全的基礎知識、SoC的設計與測試、PCB的設計與測試、硬件相關的典型攻擊方式與防禦措施以及硬件安全的前沿趨勢。

主要特點
對電腦系統、集成電路、FPGA、SoC設計與測試、PCB等硬件相關的基礎知識進行全面介紹，為後續理解電腦硬件的安全風險及防禦奠定基礎。
涵蓋硬件整個生命周期和供應鏈中存在的風險與漏洞，包括硬件木馬、電子供應鏈、硬件IP、側通道、測試、PCB等層面存在的典型硬件攻擊的原理、威脅模型防禦對策。
著重介紹防範硬件攻擊的對策，特別是針對硬件安全保障和建立硬件信任根的對策，涵蓋硬件安全原語的設計和評估、集成電路的安全設計、硬件混淆技術、PCB的完整性驗證等內容。
涵蓋硬件攻擊和防禦的新趨勢，包括防範通過系統或軟件利用硬件安全漏洞的可能性以及用於安全系統的SoC安全架構等內容。

作者簡介

斯瓦魯普·布尼亞（Swarup Bhunia），佛羅里達大學電子與計算機工程系教授，擁有20餘年的研究經驗，並從事過半導體行業RTL綜合、驗證和低功耗設計方面的工作。
他的研究興趣包括硬件安全、可信和自適應納米計算，以及新型測試方法等。
曾獲IBM傑出學者獎（2013）、NSFCAREER獎（2011）、美國半導體研究公司創新者獎（2009）、SRC傑出技術（2005）以及多篇論文獎。
擔任多個ACM/IEEE國際學術期刊的編委，多次擔任IEEE相關學術會議的聯合主席/程序委員會委員。
　　

馬克·特赫拉尼普爾（Mark Tehranipoor），佛羅里達大學電子與計算機工程系教授，赫伯特韋特海姆工程學院網絡空間安全方向負責人，佛羅里達網絡空間安全研究院負責人。
研究興趣包括硬件安全、可信和電子供應鏈安全、物聯網安全、可靠和可測試VLSI設計。
發表過500餘篇期刊或會議論文，出版或參與出版13部著作。
曾獲NSFCAREER獎（2009）、IEEECS傑出貢獻獎（2012和2017）等獎項，擔任多個學術期刊編委，並多次擔任知名學術會議的程序委員會主席或聯合主席。
　　

王濱，杭州海康威視副總裁，研究員，浙江大學雙聘教授，國家重點研發項目首席科學家，中美網絡安全對話專家，國家人工智能開放創新平台副主任，主要研究領域為網絡與信息安全、物聯網安全等。
主持國家重點研發、核高基重大專項等10餘項***項目。已發表SCI/EI檢索論文50餘篇，授權發明專利40餘項；主持/參與***、省部級物聯網相關標準10餘項，提交IETF、IEEE等國際標準7項，獲省部級科技進步一、二等獎共4項。
　　

陳逸愷，杭州海康威視網絡安全部高級研究員，碩士，畢業於中國科學院大學信息工程研究所，專業方向為信息安全身份認證技術，目前主要從事信息安全技術的研究和產品開發工作，在硬件安全、雲計算安全、區塊鏈、零信任等領域申請多項發明專利，作為核心骨幹參與3項***項目。
　　

周少鵬，杭州海康威視網絡安全部高級研究員，碩士，畢業於北京理工大學，專業方向為複雜系統與智能控制，目前主要從事物聯網安全技術的研究和產品開發工作，在物聯網安全、智能系統與內生安全、硬件安全等領域獲國家受理授權發明專利10餘項，參與2項國際標準及4項國家標準的編制工作，作為核心骨幹參與4項***項目。

目錄大綱

譯者序
前言
致謝
第1章　硬件安全概述1
1.1　計算系統概述2
1.2　計算系統的不同層次3
1.3　何為硬件安全5
1.4　硬件安全與硬件信任5
1.5　攻擊、漏洞和對策8
1.6　安全與測試/調試之間的矛盾12
1.7　硬件安全的發展歷史12
1.8　硬件安全問題總覽13
1.9　動手實踐15
1.10　習題15
參考文獻16
第一部分　電子硬件的背景知識
第2章　電子硬件概覽18
2.1　引言18
2.2　納米技術19
2.3　數字邏輯21
2.4　電路理論24
2.5　ASIC和FPGA27
2.6　印製電路板29
2.7　嵌入式系統32
2.8　硬件-固件-軟件交互33
2.9　習題35
參考文獻36
第3章　片上系統的設計與測試37
3.1　引言37
3.2　基於IP的SoC生命周期45
3.3　SoC的設計流程47
3.4　SoC的驗證流程48
3.5　SoC的測試流程50
3.6　調試性設計50
3.7　結構化DFT技術概覽 53
3.8　全速延遲測試58
3.9　習題61
參考文獻62
第4章　印製電路板：設計與測試64
4.1　引言64
4.2　PCB和元件的發展65
4.3　PCB的生命周期68
4.4　PCB裝配流程73
4.5　PCB設計驗證75
4.6　動手實踐：逆向工程的攻擊81
4.7　習題82
參考文獻83
第二部分　硬件攻擊：分析、示例和威脅模型
第5章　硬件木馬86
5.1　引言86
5.2　SoC的設計流程87
5.3　硬件木馬88
5.4　FPGA設計中的硬件木馬91
5.5　硬件木馬的分類92
5.6　信任基準96
5.7　硬件木馬的防禦99
5.8　動手實踐：硬件木馬攻擊107
5.9　習題109
參考文獻110
第6章　電子供應鏈114
6.1　引言114
6.2　現代電子供應鏈114
6.3　電子元件供應鏈存在的問題117
6.4　安全隱患118
6.5　信任問題121
6.6　解決電子供應鏈問題的對策127
6.7　習題133
參考文獻134
第7章　硬件IP盜版與逆向工程139
7.1　引言139
7.2　硬件IP140
7.3　基於IP的SoC設計中的安全問題141
7.4　FPGA安全問題145
7.5　動手實踐：逆向工程和篡改153
7.6　習題154
參考文獻155
第8章　側通道攻擊158
8.1　引言158
8.2　側通道攻擊背景159
8.3　功率分析攻擊161
8.4　電磁側通道攻擊 167
8.5　故障註入攻擊170
8.6　時序攻擊172
8.7　隱蔽通道175
8.8　動手實踐：側通道攻擊176
8.9　習題177
參考文獻178
第9章　面向測試的攻擊180
9.1　引言180
9.2　基於掃描的攻擊180
9.3　基於JTAG的攻擊195
9.4　動手實踐：JTAG攻擊198
9.5　習題199
參考文獻199
第10章　物理攻擊和對策202
10.1　引言202
10.2　逆向工程202
10.3　探測攻擊227
10.4　侵入性故障註入攻擊233
10.5　習題235
參考文獻236
第11章　PCB攻擊：安全挑戰和脆弱性241
11.1　引言241
11.2　PCB安全挑戰：PCB攻擊243
11.3　攻擊模型247
11.4　動手實踐：總線嗅探攻擊253
11.5　習題253
參考文獻255
第三部分　硬件攻擊防範對策
第12章　硬件安全原語258
12.1　引言258
12.2　預備知識258
12.3　PUF262
12.4　TRNG269
12.5　DfAC274
12.6　已知的挑戰和攻擊276
12.7　新型納米器件的初步設計280
12.8　動手實踐：硬件安全原語（PUF和
　　 TRNG）283
12.9　習題284
參考文獻286
第13章　安全評估與安全設計290
13.1　引言290
13.2　安全評估和攻擊模型291
13.3　SoC的硅前安全和信任評估294
13.4　IC的硅後安全和信任評估303
13.5　安全設計305
13.6　習題309
參考文獻309
第14章　硬件混淆313
14.1　引言313
14.2　混淆技術概述316
14.3　硬件混淆方法319
14.4　新興的混淆方法328
14.5　使用混淆技術對抗木馬攻擊329
14.6　動手實踐：硬件IP混淆330
14.7　習題331
參考文獻333
第15章　PCB認證和完整性驗證335
15.1　PCB認證335
15.2　PCB簽名的來源336
15.3　簽名獲得和認證方法340
15.4　簽名的評估指標344
15.5　新興解決方案345
15.6　PCB完整性驗證347
15.7　動手實踐：PCB篡改攻擊（破解芯片）348
15.8　習題349
參考文獻350
第四部分　硬件攻擊和保護的新趨勢
第16章　系統級攻擊和防禦對策352
16.1　引言352
16.2　SoC設計背景352
16.3　SoC安全需求353
16.4　安全策略執行357
16.5　安全的SoC設計流程359
16.6　威脅建模362
16.7　動手實踐：SoC安全策略374
16.8　習題374
參考文獻376
附錄A　硬件實驗平臺（HaHa）簡介

該部分內容可登錄華章網站（www.hzbook.com）獲取。

類似商品