Index Generation Functions
暫譯: 索引生成函數
Sasao, Tsutomu, Thornton, Mitchell a.
- 出版商: Morgan & Claypool
- 出版日期: 2019-10-24
- 售價: $3,210
- 貴賓價: 9.5 折 $3,050
- 語言: 英文
- 頁數: 183
- 裝訂: Hardcover - also called cloth, retail trade, or trade
- ISBN: 1681736772
- ISBN-13: 9781681736778
海外代購書籍(需單獨結帳)
相關主題
商品描述
Index generation functions are binary-input integer valued functions.
They represent functions of content addressable memories (CAMs). Applications include: IP address tables; terminal controllers; URL lists; computer virus scanning circuits; memory patch circuits; list of English words; code converters; and pattern matching circuits.
This book shows memory-based realization of index generation functions. It shows:
- methods to implement index generation functions by look-up table (LUT) cascades and index generation units (IGU),
- methods to reduce the number of variables using linear transformations, and
- methods to estimate the sizes of memories,
with many illustrations, tables, examples, exercises, and their solutions.
商品描述(中文翻譯)
索引生成函數是二進位輸入的整數值函數。
它們代表內容可尋址記憶體（CAM）的函數。應用範圍包括：IP 位址表；終端控制器；URL 列表；電腦病毒掃描電路；記憶體修補電路；英語單字列表；代碼轉換器；以及模式匹配電路。
本書展示了基於記憶體的索引生成函數實現。內容包括：
1. 通過查找表（LUT）級聯和索引生成單元（IGU）實現索引生成函數的方法，
2. 使用線性變換減少變數數量的方法，以及
3. 估算記憶體大小的方法，
並附有許多插圖、表格、範例、練習及其解答。
作者簡介
Tsutomu Sasao received B.E., M.E., and Ph.D. degrees in Electronics Engineering from Osaka University, Osaka Japan, in 1972, 1974, and 1977, respectively. He has held faculty/research positions at Osaka University, Japan; IBM T. J. Watson Research Center, Yorktown Height, NY; the Naval Postgraduate School, Monterey, CA; and Kyushu Institute of Technology, Iizuka, Japan. Now, he is a Professor of Department of Computer Science, Meiji University, Kawasaki, Japan. His research areas include logic design and switching theory, representations of logic functions, and multiple-valued logic. He has published more than 10 books on logic design including, Logic Synthesis and Optimization (1993), Representation of Discrete Functions (1996), Switching Theory for Logic Synthesis (1999), Logic Synthesis and Verification (2002), Progress in Applications of Boolean Functions (2010), Memory-Based Logic Synthesis (2011), and Applications of Zero-suppressed Decision Diagrams (2015).
He has served Program Chairman for the IEEE International Symposium on Multiple-Valued Logic (ISMVL) many times. Also, he was the Symposium Chairman of the 28th ISMVL held in Fukuoka, Japan in 1998. He received the NIWA Memorial Award in 1979, Takeda Techno-Entrepreneurship Award in 2001, and Distinctive Contribution Awards from IEEE Computer Society MVL-TC for papers presented at ISMVLs in 1986, 1996, 2003, 2004, 2013, and 2018. He has served an associate editor of the IEEE Transactions on Computers. He is a Life Fellow of the IEEE.
作者簡介(中文翻譯)
Tsutomu Sasao 於 1972 年、1974 年和 1977 年分別在日本大阪大學獲得電子工程學士、碩士和博士學位。他曾在日本大阪大學、IBM T. J. Watson 研究中心（位於紐約州約克鎮高地）、海軍研究生院（位於加州蒙特雷）以及日本九州科技大學（位於飯塚）擔任教職和研究職位。目前，他是日本川崎明治大學計算機科學系的教授。他的研究領域包括邏輯設計與開關理論、邏輯函數的表示以及多值邏輯。他已出版超過 10 本有關邏輯設計的書籍，包括《邏輯綜合與優化》（1993）、《離散函數的表示》（1996）、《邏輯綜合的開關理論》（1999）、《邏輯綜合與驗證》（2002）、《布林函數應用的進展》（2010）、《基於記憶的邏輯綜合》（2011）以及《零壓抑決策圖的應用》（2015）。
他曾多次擔任 IEEE 國際多值邏輯研討會（ISMVL）的程序主席。此外，他還是 1998 年在日本福岡舉行的第 28 屆 ISMVL 的研討會主席。他於 1979 年獲得 NIWA 紀念獎，2001 年獲得武田科技創業獎，並因在 1986、1996、2003、2004、2013 和 2018 年的 ISMVL 上發表的論文獲得 IEEE 計算機學會 MVL-TC 的卓越貢獻獎。他曾擔任《IEEE 計算機學報》的副編輯，並且是 IEEE 的終身會士。
