Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog (高級HDL合成與系統單晶片原型設計：使用Verilog的RTL設計)

Vaibbhav Taraate