最新數位邏輯電路設計, 3/e

<本書特色>

1.將整個數位邏輯的設計理念及其發展趨向做循序漸進、有系統且深入淺出的討論，以幫助讀者建立一個完整的數位邏輯設計基礎。
2.本書分為六章：第一章在於介紹電腦內部時常用到的各種數目資料、數碼等，第二章討論使用電腦硬體部份的各種邏輯閘之特性及互換等，第三章介紹如何從事組合邏輯電路的設計，第四章討論各式各樣正反器的內部結構、真值表、激勵表等，第五章介紹Moore與Mealy Machine的不同點，第六章則在告訴讀者，隨著產品多元化，電路已經由傳統的Gate Level提升到以軟體方式來規劃成VLSI元件的PLD時代，與傳統的電路設計中間的關係如何？！
3.適用於大學、科大電子、電機系「數位邏輯設計」課程或相關業界人士及有興趣讀者。

<內容簡介>

本書主要是將整個數位邏輯的設計理念及其發展趨向做循序漸進、有系統且深入淺出的討論，以幫助讀者建立一個完整的數位邏輯設計基礎。內容共分六章：第一章的目的在於介紹電腦內部時常用到的各種數目資料、數碼等，第二章重點在討論使用電腦硬體部份的各種邏輯閘之特性及互換等，第三章重點在介紹如何從事組合邏輯電路的設計，第四章在討論各式各樣正反器的內部結構、真值表、激勵表等，第五章在介紹Moore與Mealy Machine的不同點，第六章則在告訴讀者，隨著產品多元化，電路已經由傳統的Gate Level提升到以軟體方式來規劃現成VLSI元件的PLD時代，與傳統的電路設計中間的關係如何？！適用於大學、科大電子、電機系「數位邏輯設計」課程或相關業界人士及有興趣讀者。 

<章節目錄>

1
二進制系統與各種數碼
1-1　　為什麼是二進制1-2
1-2　　各種數目系統1-4
二進制數目系統1-5
八進制數目系統1-5
十進制數目系統1-6
十六進制數目系統1-6
R 進制數目系統1-7
1-3　　數目系統互換1-8
R 進制轉換成十進制1-8
十進制轉換成 R 進制1-10
R 進制轉換成 R 進制1-13
二、八、十六進制互換1-13
1-4　　二進制的算術運算1-16
1-5　　數值資料表示法1-17
不帶符號 Unsigned1-18
帶符號 Signed1-18
絕對值表示法1-19
基數補數表示法1-20
基數減一補數表示法1-21
1-6　　加減運算1-24
補數表示法的討論1-25
1 的補數1-25
2 的補數1-27
1-7　　溢位與進位1-29
1-8　　常見的數碼1-33
二進碼 Binary Code1-33
BCD 碼1-33
加三碼 Excess-31-33
格雷碼 Gray Code1-34
二進碼轉換成格雷碼1-36
格雷碼轉換成二進碼1-36
1-9　　美國標準資訊交換碼 ASCII1-38
控制碼1-39
數字 0～91-40
英文大寫 A～Z1-41
英文小寫 a～z1-42
1-10　 IBM PC 的數碼與 EBCDIC 碼1-44
1-11　 同位偵錯1-47
偶同位 Even Parity1-48
奇同位 Odd Parity1-49
1-12　 漢明碼 Hamming Code1-52
漢明碼的編碼1-52
漢明碼的偵錯與校正1-57
習　題1-61
2
基本邏輯閘與布林代數
2-1　基本邏輯閘2-2
緩衝器 Buffer (1 個輸入)2-3
反相器 Not Gate (1 個輸入)2-3
或閘 OR Gate (兩個輸入)2-4
及閘 AND Gate (兩個輸入)2-5
反或閘 NOR Gate (兩個輸入)2-6
反及閘 NAND Gate (兩個輸入)2-7
互斥或閘 XOR Gate (兩個輸入)2-8
反互斥或閘 EX-NOR Gate (兩個輸入)2-9
史密特邏輯閘 Schmitt Trigger Gate2-14
開集極邏輯閘 Open Collector Gate2-14
三態輸出 TRI-State2-15
2-2　邏輯閘互換與正負邏輯2-17
通用閘 Universal Gate2-18
正、負邏輯2-19
2-3　邏輯運算與第摩根定理2-20
NOT Gate2-21
OR Gate2-21
AND Gate2-21
XOR Gate2-22
第摩根定理 Demorgan's Law2-23
對偶性定律2-25
2-4　布林代數函數式2-28
積項 Product Term2-29
和項 Sum Term2-29
最小項 Minterm2-29
最大項 Maxterm2-30
標準型式 Standard Form2-30
積項之和 Sum of Product2-31
和項之積 Product of Sum2-31
標準的積項之和 Standard Sum of Product2-31
標準的和項之積 Standard Product of Sum2-31
正規型式 Canonical Form2-32
互補函數2-35
2-5　化簡 Simplification2-36
布林代數的化簡2-37
卡諾圖 Karnaugh Map2-40
一個輸入變數 21＝22-41
二個變數 22＝42-41
三個變數 23＝82-42
四個變數 24＝162-43
五個變數 25＝322-45
不完全指定函數2-49
隱含項、質隱項、必要質隱項2-51
隱含項 Implicant Term2-52
質隱項 Prime Implicant Term2-53
必要質隱項 Essential Prime Implicant Term2-53
卡諾圖化簡2-56
2-6　列表法 Quine Mccluskey2-68
2-7　Petrick 方法2-79
習　題2-88
3
組合邏輯
組合邏輯電路3-2
序向邏輯電路3-2
3-1　布林代數與邏輯電路3-3
3-2　組合邏輯電路的設計3-12
表決器3-12
3-3　算術運算電路3-15
半加器 Half Adder3-15
全加器 Full Adder3-16
多位元並加器3-19
多位元串加器3-22
3-4　二進制加／減器3-22
1的補數加／減器3-22
2的補數加／減器3-24
3-5　十進制 BCD 加法器3-25
9的補數產生器3-31
十進制 BCD 加減器3-34
3-6　漣波進位與前瞻進位3-35
3-7　比較器 (Comparactor)3-39
比較器的擴展3-49
3-8　解碼器(Decoder)3-49
高態動作2對4解碼器3-50
低態動作2對4解碼器3-51
帶有Enable 2對4解碼器SN741393-52
BCD碼對十進制解碼器SN74423-54
加三碼對十進碼解碼器SN74433-56
BCD碼對七段顯示解碼器3-57
解碼器的擴接3-65
利用解碼器設計組合邏輯電路3-66
3-9　多工器 Multiplexer3-70
帶有致能Enable的多工器3-74
2組對1組(每組4 BIT)的多工器SN741573-75
多工器的擴接3-78
利用多工器設計組合邏輯電路3-79
3-10　解多工器(Demultiplexer)3-88
解碼器與解多工器3-93
解多工器的擴接3-94
利用解多工器來設計組合邏輯3-95
3-11　編碼器 (Encoder)3-97
編碼器的擴接3-104
3-12　同位產生校正器3-105
2 BIT 偶同位產生器3-106
3 BIT 偶同位產生器3-107
3 BIT 奇同位產生器3-110
同位產生器與校正器3-114
習　題3-116
4
序向電路
4-1　各種正反器4-2
R-S 栓鎖 Latch4-3
彈跳及反彈跳電路4-6
週期、頻率、責任週期、方波4-8
帶有 CLOCK 的 R-S 正反器4-9
CLOCK 的種類與符號4-11
高態動作 (觸發) Active High4-12
低態動作 (觸發) Active Low4-12
正緣動作 (觸發) Positive Trigger4-12
負緣動作 (觸發) Negative Trigger4-13
高態動作 D 型正反器4-13
JK 正反器4-15
正緣觸發 J-K 正反器4-18
主僕式 JK 正反器4-20
T 型正反器4-21
具有清除與預置的正反器4-22
4-2　正反器的特徵方程與激勵表4-24
JK正反器4-24
R-S 正反器4-29
D 型正反器4-30
T 型正反器4-31
4-3　序向電路4-32
同步電路4-33
非同步電路4-34
4-4　同步計數器(Synchronous Counter)4-36
有規則計數器4-36
上數計數器 UP Counter4-36
下數計數器 Down Counter4-51
上、下數計數器 Up Down Counter4-58
沒有規則計數器4-61
4-5　非同步計數器(Asynchronous Counter)4-72
非同步上數計數器4-72
非同步下數計數器4-76
非同步上、下數計數器4-80
非同步 0～N－1 的計數器4-82
同步、非同步混合電路4-83
4-6　移位記錄器(Shift Register)4-87
強生計數器 Johnson Counter4-87
環形計數器 Ring Counter4-89
向左旋轉記錄器4-92
左、右旋轉記錄器4-93
旋轉與移位記錄器4-95
可預置、暫停、向左、向右移位記錄器4-96
4-7　常用的移位暫存器4-101
串列輸入／串列輸出 SISO4-101
串列輸入／並列輸出 SIPO4-102
並列輸入／串列輸出 PISO4-105
並列輸入／並列輸出 PIPO4-108
習　題4-112
5
Moore 與 Mealy Machine
5-1　Moore Machine5-2
5-2　Mealy Machine5-27
5-3　去除多餘的狀態5-59
5-4　使用 Implication Table 找尋等效狀態5-63
5-5　使用 K - partition去除多餘狀態5-73
5-6　狀態電位的指定5-83
習　題5-106
6
可程式化邏輯電路設計
6-1　唯讀記憶體 ROM6-2
MASK ROM6-4
PROM6-6
EPROM6-8
EEPROM 與 Flash ROM6-10
6-2　使用 ROM 設計組合邏輯電路6-10
6-3　可程式化邏輯裝置 PLD6-13
PROM Programmable ROM6-16
PLA Programmable Logic Array6-18
PAL Programmable Array Logic6-19
PEEL Programmable Electrically Erasable Array6-20
6-4　 FPGA Field Programmable Gate Array6-32
電路圖設計方式6-35
有限狀態機器 FSM6-36
訊號波形輸入方式 Waveform6-37
硬體描述語言6-37
6-5　結　論6-51