DSP/CPLD 控制技術及應用(TMS320C54X系列)─基礎篇(修訂二版)

內容簡介：
 
本書針對CPLD作各種訊號處理，讓讀者了解DSP MCU的控制功能
，並且加以解說各個實例；本書配合SN-DSP54A實驗發展系統，以
TMS320C54X為中心作說明或是程式編輯實作，領先坊間以停產之
TMS320C5X為中心的相關書籍，本書的作者林容益先生以多年來的
DSP演講及教學經驗所得的心血編著此書，相信對於技術學院電子工
程系三年級之學生、FAE工程人員及有志學習DSP之TMS320C54X
系列的從業人員有所助益。

目錄：

第1章　硬體電路結構簡介
1-1　 SN-DSP54M之 MCU TMS320C542
及TLC320AC01串列ADC，DAC結構1-2
1-1-1　PAL解碼控制及PC列表機D0-D7的閘控電路1-3
1-2　SN-CPLDM為DSP的I/O控制界面CPLD電路1-13
1-3　SN-DSPIOM為DSP的I/O控制界面及外加擴充
記憶體控制界面電路1-19

第2章　SN-DSP54之軟體操作
2-1　SN-DSP54之DSKPLUS的安裝操作2-2
2-1-1　SN-DSP54的軟體檔案內含2-2
2-1-2　DSKPLUS發展軟體的安裝程序2-5
2-2　C54x Code Explorer的程式及資料的檢視，執行等
操作2-9
2-3　C54x Code Explorer的程式及資料的除錯，檢視，
執行等操作2-24
2-3-1　C54x Code Explorer發展程式對應載入的程式
作單步執行2-24
2-3-2　C54x Code Explorer斷點與偵測點的設定與I/O
檔案的讀寫設定2-27
2-3-3　單步執行及斷點與偵測點的執行(Run)及活性化
(Animate)執行2-31
2-4　TMS320C542程式編輯和組譯及除錯2-35

第3章　TMS320C542基本架構及算術語法之基本結構
3-1　TMS320C542的CPU結構及其資料搬移指令應用3-2
3-2　TMS320C542的CPU結構3-5
3-2-1　記憶體映射(Memory-Mapped Register)
MMR定址模式的特殊運作暫存器3-7
3-2-2　狀態旗號暫存器ST03-11
3-2-3　狀態旗號暫存器ST13-13
3-2-4　執行模式狀態暫存器PMST3-16
3-3　TMS320C542定址模式及其對應資料轉載指令
格式分析和分類3-18
3-3-1　直接的定址模式3-18
3-3-2　間接定址模式：單一運作
(Single-Operand Memory)Smem定址模式3-20
3-3-3　間接定址模式：雙運作(Dual-Operand Memory)
　　　 記憶體定址模式3-28
3-4　記憶體映射(Memory-Mapped Register)的暫存器
MMR定址3-31
3-5　堆疊指標(Stack Addressing)SP定址3-31
3-6　雙精度或雙16位元的32位元資料的定址模式3-34
3-7　TMS320C542的程式記憶體的定址產生器
PAGEN3-36
3-8　TMS320C542的程式計數器PC的設定3-38
3-9　TMS320C542的重設(Reset)運作及設定3-40
3-9-1　TMS320C542的中斷運作及設定3-41
3-9-2　C542的中斷旗號暫存器IFR
(Interrupt Flag Register)3-45
3-9-3　C542的中斷遮隱暫存器IMR
(Interrupt Mask Register)3-46
3-9-4　C542的中斷控制綜論3-47
3-9-5　C542的中斷向量控制3-48
3-10　省電(Power-Down)模式3-49
3-10-1　省電閒置的IDLE13-50
3-10-2　省電閒置的IDLE23-51
3-10-3　省電閒置的IDLE33-51
3-10-4　保持HOLD的模態3-52
3-10-5　其他的省電能力態3-53
3-11　TMS320C54X的管線結(Pipeline) 指令運作3-53
3-11-1　TMS320C54X的管線結(Pipeline)
指令運作的衝撞與混淆3-60
3-11-2　TMS320C54X管線結CALL/DCALL及
GOTO/DGOTO，RET指令運作3-65

第4章　TMS320C54X算術語言及對應測試驗證
4-1　TMS320C54X算術語言功能分類4-2
4-2　資料的存取及載入4-2
4-2-1　直接資料的載入4-3
4-2-2　間接定址之資料的存取4-9
4-2-3　對應I/O及程式記憶體內含和直接定址之資料存取4-27
4-3　算術及邏輯運算(ALU)及乘加運算指令4-35
4-3-1　算術加減運算及邏輯(ALU)電路4-35
4-3-2　加與減之算術運算指令及對應指令的編寫4-38
4-3-3　ALU之邏輯運作指令及其程式編寫4-49
4-3-4　ALU之旋轉及移位運作指令及其程式編寫4-55
4-3-5　乘及乘加或乘減運算指令4-63
4-4　程式的分岔及副程式控制執行之指令運作4-86
4-5　位元設定和測試指令以及其他雜項指令4-124
4-6　TMS320C54X的指令集4-141
4-6-1　一般資料的存取指令表4-141
4-6-2　特殊的資料存取指令表4-143
4-6-3　直接資料記憶體，程式記憶體和I/O埠的資料存取
指令表4-145
4-6-4　加減的算術運算指令運作指令表4-146
4-6-5　AND/OR/XOR邏輯運算及移位旋轉運作指令表4-149
4-6-6　乘及加減的整合運算指令運作指令表4-151
4-6-7　條件及無條件程式跳躍分岔及副程式呼叫和回
主程式之運作指令表4-154
4-6-8　位元設定AR0對ARX比較作TC設定和數值
調整及雜項運作指令表4-159

第5章　串列14位元ADC及DAC轉換及其介面應用控制
5-1　類比對數位的訊號轉換5-2
5-2　TLC320AC01C的特性介紹及其應用5-2
5-3　TLC320AC01之方塊結構5-3
5-3-1　TLC320AC01之控制流程及工作頻率5-8
5-3-2　TLC320AC01控制暫存器之功能及重設和省電
功能的設定控制5-10
5-3-3　TLC320AC01的串列介面5-13
5-3-4　相位調整及中點電壓(ADC Vmid及DAC Vmid)5-17
5-3-5　TLC320AC01的模態設定及控制暫存器的設定
格式5-21
5-3-6　TLC320AC01的控制暫存器的設定控制5-23
5-3-7　類比訊號的中點電壓(ADC Vmid及DAC Vmid)5-28
5-4　TLC320AC01與TMS320542的DSP晶片連結5-29
5-5　TMS320C542的多工串列埠TDM5-30
5-5-1　TDM的傳輸模態設定及控制暫存器TSPC5-35
5-6　C54X的計時器TIMER的設定及控制5-37
5-7　C54X的工作頻率設定及控制5-40
5-8　類比數位轉換的取樣控制及測試5-41
5-8-1　實驗十二：類比訊號的取樣及存錄控制實驗5-43
5-8-2　實驗十三：類比訊號取樣變化及存錄控制程式的
副程式實質化實驗5-56

第6章　C54X的DSP數學運算應用及實驗測試
6-1　DSP的數學運算與C54X的指令關係6-2
6-2　實驗十四：亂數的產生及雜訊產生器6-2
6-3　實驗十五：數列群最大值的尋找以MAX(A，B)
指令運作6-5
6-4　實驗十六：高斯分佈亂數之雜訊模擬訊號產生器
之設計運作6-12
6-5　實驗十七：離散數位訊號的迴旋積分運算6-17
6-5-1　迴旋積分的運算規律6-17
6-5-2　迴旋積分的計算6-17
6-6　實驗十八：二維矩陣數位訊號的乘加運算6-25
6-7　實驗十九：雙精度多位元的加減及乘的算術運算6-31
6-8　實驗二十：雙精度32位元的除法運算6-37

第7章　函數波數位訊號產生器
7-1　數位訊號產生器簡介7-2
7-2　正弦波訊號產生器7-2
7-2-1　以指數展開運算式作差分方程產生正弦波7-2
7-2-2　以泰勒(Taylor)展開式運算產生正弦波7-7
7-2-3　以查表方式由PROM取正弦波值產生正弦波7-14
7-2-4　正弦波產生器的實驗測試7-15
7-2-5　實驗二十一：以差分方程式計算正弦波輸出之
　　　 實驗測試程序7-21
7-2-6　實驗二十二：以泰勒展開式計算正弦波輸出之實驗
　　　 測試程序7-26
7-2-7　實驗二十三：以PROM查表方式求取正弦波實驗
　　　 測試7-28
7-3　雙音調調變DTMF頻率的數位波形產生器7-32
7-3-1　實驗二十四：雙音調調變DTMF頻率的數位波形
　　　 產生器7-32
7-4　實驗二十五：頻率掃描調變數位波形產生器7-43
7-5　實驗二十六：數位函數波訊號產生器7-49

第8章　數位訊號的延遲及迴音設定控制
8-1　數位訊號的延遲8-2
8-1-1　實驗二十七；類比訊號數位控制延遲8-2
8-2　數位訊號的回音效果8-5
8-2-1　實驗二十八：類比訊號數位回音控制8-6

第9章　數位語音壓伸器(Compander)及錄放音控制
9-1　數位語音通訊的處理9-2
9-2　數位語音壓伸器9-2
9-2　μ-law的壓伸器(Compander)9-6
9-3-1　實驗二十九；使用μ-law的壓伸器(Compander)
作錄放音偵測控制9-16
9-3-2　實驗三十：使用μ-law的壓伸器(Compander)
作長時間錄放音偵測控制9-24
9-3-3　實驗三十一：μ-law使用ROM查表壓伸器
(Compander)作訊號控制9-28
9-3-4　μ-law善用有效適切的運算指令作訊號語音壓伸器
控制9-39
9-3-5　實驗三十二：μ-law善用有效適切的運算指令作
訊號語音壓伸記錄測試9-46
9-3-6　實驗三十三：長時間μ-law有效率運算指令作訊號
　語音壓伸錄放音控制9-54
9-4　a_law 壓伸器(Compander)9-61
9-4-1　A_LAW的壓縮(Compression)及解壓縮
(Expansion)控制9-64
9-4-2　實驗三十四：A_LAW壓伸器(Compander)控制
通訊實驗應用9-67
9-5　現成的PCM Codec-Filter晶片MC 145554/1455579-73
9-5-1　MC145554/145557之PCM Codec-Filter電路
功能結構9-73

第10章　有限脈衝濾波器FIR的響應控制
10-1　Z轉換10-5
10-1-1　Z轉換的特性10-7
10-1-2　常見的數列z 轉換10-8
10-1-3　z轉換與拉式轉換的關係10-10
10-1-4　用z轉換求解系統10-11
10-1-5　反z轉換求解系統10-13
10-2　有限脈衝FIR濾波器的結構設計及實現10-15
10-3　用傅式級數來實現FIR濾波器10-19
10-4　用窗函數改善FIR濾波器的特性10-23
10-4-1　矩形窗(Rectangular)海寧窗模式
(Hamming windows function)10-24
10-4-2　海明窗模式(Hamming windows function)10-26
10-4-3　布來克曼窗模式(Blackman windows function)10-27
10-5　以SN-DSP54A系統來完成FIR濾波器10-29
10-6　實驗三十五：FIR低通濾波器的測試實驗10-34
10-7　實驗三十六：FIR高通濾波器的測試實驗10-38
10-8　實驗三十七 ：FIR帶通濾波器的測試實驗10-44
10-9　實驗三十八：FIR帶拒濾波器的測試實驗10-50
10-10 實驗三十九：FIR四種濾波器組合之數位音響
控制測試實驗10-57
10-11 以CPLD來實現高速FIR及其對應軟體的

應用
附錄A　DSP程式燒錄於ROM的獨立運作
A-1 DSP MCU晶片內含預載程式 A-2
A-2 TMSC542的8位元PROM程式預載控制說明 A-21
A-3 TMSC542的8位元PROM預載程式的連結與 A-26

組譯
A-4 TMSC542的8位元PROM預載程式的轉成燒 A-34
錄執行HEX檔

A-5 SN-DSP54A完整範例系統程式8位元PROM A-41
預載程式執行
A-6 SN-DSP54A新版修訂電路 A-5

附錄B　多重位元指令碼的TMS320C55 系列DSP簡介
B-1　簡介B-2
B-1-1I單元B-4
B-1-2P單元B-5
B-1-3位址資料流程A單元B-7
B-1-4資料運算D單元B-10
B-1-5C55的指令管線結結構B-13
B-1-6記憶體映射暫存器MMRB-15
(Memory Mapping Register)
附錄C　C5000的CCS軟體及SN-510PP驅動程式安裝
附錄D　以SN-510PP(JTAG埠)及CCS執行C程式運作例
D-1簡介D-2
D-2C程式的編輯和運作D-2
D-3基本C程式的載入及除錯和模擬等運作D-11
D-4優勢的C語言程式運算器運作D-20
D-5C語言和組合語言混合的程式運作D-27