SOPC技術基礎教程（第2版修訂本）
郭勇
- 出版商: 北京交通大學
- 出版日期: 2024-01-03
- 定價: $372
- 售價: 8.5 折 $316
- 語言: 簡體中文
- 頁數: 365
- ISBN:
- ISBN-13: 978751213446105
已絕版
買這商品的人也買了...
-
微電子學題解 (上), 7/e (Smith: Microelectronic Circuits, 7/e)$580$568 -
深度學習、優化與識別 (Deep Learning,Optimization and Recognition)$653$614 -
微電子學題解 (下), 7/e (Smith: Microelectronic Circuits, 7/e)$580$568 -
基於 FPGA 的數字圖像處理原理及應用$396$376 -
Linear System Theory and Design, 4/e (Paperback)$1,320$1,294 -
$403無人駕駛：人工智能如何顛覆汽車 -
$417數字濾波器的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e -
數字通信同步技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$594$564 -
SoC FPGA 嵌入式設計和開發教程（Intel FPGA 大學計劃推薦，一線工程師實踐總結）$414$393 -
自動駕駛汽車環境感知$359$341 -
Intel Quartus Prime 數字系統設計權威指南 ：從數字邏輯、Verilog HDL 到復雜數字系統的實現$1,194$1,134 -
數字調制解調技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$768$730 -
FPGA 進階開發與實踐$648$616 -
FPGA 與 SOPC 設計教程 -- DE2-115 實踐, 2/e$288$274 -
$305電腦視覺技術 -
$296自動駕駛停車位檢測技術 -
機器人數學基礎$594$564 -
FPGA 時序約束與分析$414$393 -
人工智能硬件電路設計基礎及應用$1,188$1,129 -
$602Intel FPGA 數字信號處理設計 (基礎版) -
$352人工智能數據處理 -
雲計算基礎與OpenStack實踐$828$787 -
$454面向自動駕駛的交通標識視覺感知 -
$254最優化理論與方法 -
ModelSim 電子系統分析及模擬, 4/e$474$450
商品描述
本書系統地介紹了基於FPGA的SOPC的軟硬件開發技術，以一個設計實例為主線介紹軟硬件的開發流程、開發工具的使用及片上可編程系統開發的思想，使讀者對SOPC技術有一個基本的瞭解，對開發過程有一個完整的認知。同時將NiosII體系結構、Avalon總線規範、NiosII常用外部設備的更多的底層細節提供給讀者，使讀者獲得進行高級開發的能力，如第8章介紹的定製指令、定製外設開發和C2H編譯器的使用。另外還介紹了使用MATLAB和DSPBuilder進行基於FPGA的DSP開發技術，本書針對講述內容提供了豐富的典型實驗。
目錄大綱
第1章 緒論
1.1 基本概念
1.1.1 SOC
1.1.2 SOPC
1.1.3 IP核
1.2 Nios Ⅱ 軟核處理器簡介
1.2.1 可定製特性
1.2.2 系統性能可配置性
1.2.3 延長產品生存周期
1.3 SOPC設計流程
1.4 支持Nios Ⅱ CPU的FPGA型號
1.4.1 Cyclone和Cyclone Ⅱ系列
1.4.2 Stratix和Stratix Ⅱ系列
1.5 最新的FPGA系列器件
第2章 SOPC的硬件開發環境及硬件開發流程
2.1 創建Quartus Ⅱ工程
2.2 創建Nios Ⅱ 系統模塊
2.2.1 創建頂層實體
2.2.2 創建Nios Ⅱ 系統模塊
2.2.3 分配IP模塊的地址和中斷號
2.2.4 配置Nios Ⅱ 系統
2.2.5 生成Nios Ⅱ 並加入到工程中
2.2.6 加入引腳和嵌入式鎖相環
2.3 設計優化
2.3.1 面積與速度的優化
2.3.2 時序約束與設置
2.3.3 Fitter設置
2.4 編譯
2.4.1 編譯設置
2.4.2 引腳分配
2.4.3 編譯用戶設計
2.5 編程下載
2.5.1 下載
2.5.2 驗證
第3章 Nios Ⅱ 體系結構
3.1 Nios Ⅱ 處理器結構
3.2 Nios Ⅱ 寄存器文件
3.2.1 通用寄存器
3.2.2 控制寄存器
3.3 存儲器和I/O組織
3.3.1 指令和數據總線
3.3.2 高速緩存
3.3.3 緊耦合存儲器
3.3.4 地址映射
3.4 尋址方式
第4章 Avalon總線規範
4.1 Avalon總線簡介
4.2 Avalon總線基本概念
4.2.1 Avalon外設和交換架構
4.2.2 Avalon信號
4.2.3 主埠和從埠
4.2.4 傳輸
4.2.5 主從埠對
4.2.6 周期
4.3 Avalon信號
4.3.1 信號類型的完整列表
4.3.2 信號極性
4.3.3 信號命名規則
4.3.4 Avalon信號時序說明
4.3.5 傳輸屬性
4.4 從埠傳輸
4.4.1 從埠信號詳述
4.4.2 從埠讀傳輸
4.4.3 從埠寫傳輸
4.5 主埠傳輸
4.5.1 主埠信號
4.5.2 主埠基本讀傳輸
4.5.3 主埠基本寫傳輸
4.5.4 等待周期、建立時間和保持時間屬性
4.5.5 流水線、三態和突發屬性
4.6 流水線傳輸屬性
4.6.1 具有固定延遲的從埠流水線讀傳輸
4.6.2 具有可變延遲的從埠流水線讀傳輸
4.6.3 主埠流水線傳輸
4.7 流控制
4.7.1 具有流控制的從埠傳輸
4.7.2 具有流控制的主埠傳輸
4.8 三態傳輸
4.8.1 三態從埠傳輸
4.8.2 三態主埠傳輸
4.9 突發傳輸
4.9.1 限制
4.9.2 主埠突發傳輸
4.9.3 從埠突發傳輸
4.1 0和傳輸無關的信號
4.1 0.1 中斷請求信號
4.1 0.2 覆位控制信號
4.1 1地址對齊
4.1 1.1 本地地址對齊
4.1 1.2 動態地址對齊
第5章 基於FPGA的DSP開發技術
5.1 基於 MATLAB/DSP Builder的DSP模塊設計流程
5.2 正弦波發生器模塊的設計
5.2.1 建立設計模型
5.2.2 Simulink模型模擬
5.2.3 使用Signal Compiler將算法轉化成硬件實現
5.2.4 使用Quartus Ⅱ 進行時序模擬
5.2.5 硬件實現與測試
5.2.6 使用嵌入式邏輯分析儀SignalTap Ⅱ進行測試
5.3 DSP Builder的層次設計
5.4 FIR濾波器設計
5.4.1 FIR濾波器原理
5.4.2 16階FIR濾波器的設計
5.4.3 使用MATLAB的濾波器設計工具進行濾波器系數的計算
第6章 軟件設計流程和方法
6.1 Nios Ⅱ IDE簡介
6.1.1 工程管理器
6.1.2 編輯器和編譯器
6.1.3 調試器
6.1.4 閃存編程器
6.2 軟件開發流程
6.2.1 Nios Ⅱ 程序的構成
6.2.2 Nios Ⅱ IDE軟件開發步驟
6.3 調試/運行程序
6.3.1 調試/運行環境設置
6.3.2 調試/運行程序
6.3.3 下載程序到
6.4 硬件抽象層庫
6.4.1 HAL簡介
6.4.2 HAL體系結構
6.5 使用HAL開發應用程序
6.5.1 Nios Ⅱ IDE 工程結構
6.5.2 系統描述文件——system.h 文件
6.5.3 數據寬度和HAL類型定義
6.5.4 UNIX風格的接口
6.5.5 文件系統
6.5.6 使用字符型設備
6.5.7 使用文件子系統
6.5.8 使用定時器設備
6.5.9 使用Flash設備
6.5.1 0使用DMA設備
6.5.1 1啟動順序和入口點
6.6 異常處理
6.6.1 異常處理概念
6.6.2 硬件如何工作
6.6.3 ISR 性能數據
6.6.4 調試
第7章 Nios Ⅱ 常用外設編程
7.1 並行輸入/輸出內核
7.1.1 PIO寄存器描述
7.1.2 軟件編程
7.2 定時器
7.2.1 定時器寄存器描述
7.2.2 軟件編程
7.3 異步串口UART
7.3.1 UART內核功能描述
7.3.2 在SOPC Builder中實例化
7.3.3 UART寄存器描述
7.3.4 中斷行為
7.3.5 軟件編程
7.4 Optrex 16207 LCD控制器內核
7.4.1 功能描述
7.4.2 軟件編程
7.5 通用Flash接口控制器內核
7.5.1 功能描述
7.5.2 在SOPC Builder中實例化CFI控制器內核
