EDA技術與VHDL（第6版）
黃繼業 潘 松 盛慶華
買這商品的人也買了...
-
機器學習：類神經網路、模糊系統以及基因演算法則, 4/e$390$351 -
數位邏輯設計, 7/e (Roth: Fundamentals of Logic Design, 7/e)$580$568
商品描述
"《EDA技術與VHDL（第6版）》系統地介紹了EDA技術和VHDL硬件描述語言，將VHDL的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus/Vivado上很好地結合起來，使讀者通過《EDA技術與VHDL（第6版）》的學習能迅速瞭解並掌握EDA技術的基本理論和工程開發實用技術，為後續的深入學習和發展打下堅實的理論與實踐基礎。 依據高校課堂教學和實驗操作的規律與要求，並以提高學生的實際工程設計能力和自主創新能力為目的，合理編排全書內容。全書共分為7個部分：EDA技術的概述、VHDL語法知識及其實用技術、Quartus/Vivado及IP模塊的詳細使用方法、有限狀態機設計技術、16/32位實用CPU設計技術及創新實踐項目、基於ModelSim的Test Bench模擬技術、以及基於MATLAB和DSP Builder平臺的EDA設計技術及大量實用系統設計示例。除個別章節外，大多數章節都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的VHDL示例都經編譯通過或經硬件測試通過。 本書主要面向高等院校本、專科的EDA技術和VHDL語言基礎課，推薦作為電子信息類、通信、自動化、電腦類、電子對抗、儀器儀表、人工智能等學科專業和相關實驗指導課的教材用書或主要參考書，同時也可作為電子設計競賽、FPGA開發應用的自學參考書。 "
作者簡介
黃繼業，杭州電子科技大學教授，國家級一流本科課程負責人（2門），多年從事EDA技術、FPGA與嵌入式系統方面的科研與教學工作。作為第2完成人獲省科學技術獎二三等獎各1項，參與獲得國家級教學成果獎二等獎2項、省教學成果特等一二等獎各1項，主編參編教材十餘部。指導學生參加全國大學生電子設計競賽/智能汽車競賽獲全國一等獎超30項。
潘松，在杭州電子科技大學（原杭州電子工業學院）任教30多年直至退休。長期致力於“EDA技術”課程的教學研究與教學改革，是國內最早在本科教學中引入 “EDA技術”課程的課程創建者之一，也是較早把“EDA技術”教學引入高等職業教育的先行者。在國內“EDA技術”教學領域有加大的知名度與影響力。
盛慶華，杭州電子科技大學電子信息學院副教授，參編教材2部。指導學生參加全國大學生電子設計競賽獲國家級獎項20餘項，指導學生獲2023年全國大學生電子設計競賽本科組最高獎TI杯，獲全國大學生電子設計競賽“三十周年突出貢獻獎”等榮譽稱號。
目錄大綱
第1章 概述
1.1 EDA技術
1.2 EDA技術應用對象
1.3 常用的硬件描述語言
1.4 EDA技術的優勢
1.5 面向FPGA的開發流程
1.5.1 設計輸入
1.5.2 綜合
1.5.3 適配（佈局布線）
1.5.4 模擬與時序分析
1.5.5 RTL描述
1.6 可編程邏輯器件
1.6.1 PLD的分類
1.6.2 PROM可編程原理
1.6.3 GAL
1.7 CPLD的結構與可編程原理
1.8 FPGA的結構與工作原理
1.8.1 查找表邏輯結構
1.8.2 Cyclone 4E/10 LP系列器件的結構原理
1.8.3 內嵌Flash的FPGA器件
1.8.4 Artix-7系列FPGA的基本結構
1.8.5 主要FPGA生產廠商
1.9 硬件測試技術
1.9.1 內部邏輯測試
1.9.2 JTAG邊界掃描測試
1.10 編程與配置
1.11 Quartus
1.12 IP核
1.13 主要EDA軟件公司
1.14 EDA的發展趨勢
習題
第2章 程序結構與數據對象
2.1 VHDL程序結構
2.2 VHDL程序基本構建
2.2.1 實體和埠模式
2.2.2 結構體
2.2.3 庫和庫的種類
2.2.4 庫和程序包的調用方法
2.2.5 配置
2.3 VHDL文字規則
2.3.1 數字
2.3.2 字符串
2.3.3 關鍵詞
2.3.4 標識符及其表述規則
2.3.5 文件取名和存盤
2.3.6 規範的程序書寫格式
2.4 VHDL數據對象
2.4.1 常數
2.4.2 變量
2.4.3 信號
習題
第3章 數據類型與順序語句
3.1 VHDL數據類型
3.1.1 BIT和BITV_ECTOR.類型
3.1.2 STDI_OGIC和STD_LOGIC_VECTOR類型
3.1.3 整數類型INT_EGER
3.1.4 布爾數據類型BOOLEAN
3.1.5 SIGNED和LJNSIGNED類型
3.1.6 其他預定義類型
3.1.7 數據類型轉換函數
3.2 常用順序語句
3.2.1 賦值語句
3.2.2 CASE語句
3.2.3 PROCESS語句
3.2.4 並置操作符
3.2.5 IF語句
3.3 IF語句使用示例
3.3.1 D觸發器的VHDL描述
3.3.2 含異步覆位和時鐘使能D觸發器的描述
3.3.3 基本鎖存器的描述
3.3.4 含清零控制鎖存器的描述
3.3.5 實現時序電路的不同表述方式
……
第4章 模擬與硬件實現
第5章 並行語句
第6章 IP核的應用
第7章 VHDL設計深入
第8章 狀態機設計技術
第9章 16/32位CPU創新設計
第10章 VHDL模擬
第11章 DSP Builder系統設計方法
附錄A EDA教學實驗平臺系統及相關軟件
參考文獻
.jpg)
