數字集成電路測試 — 理論、方法與實踐
李華偉、鄭武東、溫曉青、賴李洋、葉靖、李曉維
買這商品的人也買了...
-
芯片驗證漫游指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
Deep Learning - Hardware Design$680$646 -
Verilog HDL 數字系統設計與驗證 — 以太網交換機案例分析$354$336 -
$446芯片設計 CMOS 模擬集成電路版圖設計與驗證 : 基於 Cadence IC 617 -
AI 證券投資分析：探索超額報酬 ─ 使用 Excel 實作【暢銷回饋版】$650$507 -
SoC 設計方法與實現, 4/e$479$455 -
WebGL 建構網頁中的 3D遊戲 從基礎渲染原理、光影到應用$980$833 -
芯片驗證調試手冊 -- 驗證疑難點工作錦囊$414$393 -
AI量化投資$1,128$1,072 -
完全 OS 核心精修 - 熟稔 Windows API 高級篇$1,280$1,011 -
芯片設計 — CMOS 模擬集成電路設計與仿真實例 : 基於 Cadence IC 617$654$621 -
AI 加速器架構設計與實現圖書$594$564 -
數字 SoC 設計、驗證與實例$774$735 -
一本精通 - AI 繪圖奧義$720$569 -
萬顆 GPU 的訓練 - 分散式機器學習 — 系統工程與實戰$1,280$1,011 -
集成電路設計 — 模擬、版圖、綜合、驗證及實踐$570$542 -
AI 繪圖夢工廠 + 社群玩家特典：Midjourney、Stable Diffusion、Copilot、Leonardo.Ai、Adobe Firefly 超應用神技$680$537 -
SystemVerilog 數字集成電路功能驗證$479$455 -
$352AI Agent：AI的下一個風口 -
$352芯片封測從入門到精通 -
$607UVM 芯片驗證技術案例集 -
無料 AI：ChatGPT + Gemini + Claude + Copilot + Coze + PlaygroundAI + Ideogram + Stylar + Faceswapper + Suno + Stable Audio + D-ID + Runway + Sora + Gamma-「文字、繪圖、動漫、視覺、音樂、影片、簡報」創意無限 (第二版)$680$537 -
基於TSV的三維堆疊積體電路的可測性設計與測試最佳化技術$774$735 -
自動駕駛的大腦 - 車載晶片技術開發及詳解$1,200$948 -
演算法導論, 4/e (Introduction to Algorithms, 4/e)$1,800$1,422
相關主題
商品描述
《數字集成電路測試——理論、方法與實踐》全面介紹數字集成電路測試的基礎理論、方法與EDA實踐。第1章為數字集成電路測試技術導論，第2～9章依次介紹故障模擬、測試生成、可測試性設計、邏輯內建自測試、測試壓縮、存儲器自測試與自修復、系統測試和SoC測試、邏輯診斷與良率分析等基礎測試技術，第10章擴展介紹在汽車電子領域發展的測試技術，第11章對數字電路測試的技術趨勢進行展望。 針對每一種數字集成電路測試技術，本書一方面用示例講述其技術原理，另一方面用電子設計自動化(EDA)的商業工具對具體實例演示技術應用過程（EDA工具應用腳本及其說明可在配套資源中下載），並在每章後附有習題。通過本書，讀者一方面可以學習到基本的測試理論和相關技術；另一方面，還可以對當今芯片設計流程和EDA工具鏈中測試技術的運用和實踐有所瞭解。 《數字集成電路測試——理論、方法與實踐》適合作為高等院校集成電路、電腦科學與技術、電子科學與技術等相關專業高年級本科生、研究生教材，也可供集成電路設計與測試行業的開發人員、廣大科技工作者和研究人員參考。
目錄大綱
目錄
第1章數字集成電路測試技術導論
1.1集成電路芯片開發過程中的測試問題
1.1.1超大規模集成電路芯片的開發過程
1.1.2設計驗證
1.1.3芯片測試
1.2測試技術基礎
1.2.1故障模型
1.2.2測試生成簡介
1.2.3可測試性設計簡介
1.3測試技術與EDA
1.4本章小結
1.5習題
參考文獻
第2章故障模擬
2.1簡介
2.1.1邏輯模擬在測試中的作用
2.1.2故障模擬在測試中的作用
2.2模擬的基本概念
2.2.1邏輯符號
2.2.2缺陷與故障模型
2.3邏輯模擬的算法
2.3.1邏輯模擬的基本算法
2.3.2邏輯模擬的算法優化
2.4故障模擬的算法
2.4.1故障模擬的基本算法
2.4.2故障模擬的算法優化
2.5本章小結
2.6習題
參考文獻
第3章測試生成
3.1基本概念
3.2測試生成的分類
3.2.1非面向故障的測試生成
3.2.2面向故障的測試生成
3.3通路敏化法
3.3.1基本原理
3.3.2PODEM
3.4測試精簡
3.5時延故障的測試生成
3.6實例介紹
3.7本章小結
3.8習題
參考文獻
第4章可測試性設計
4.1可測試性設計的重要性
4.2可測試性分析
4.3專用可測試性設計
4.3.1測試點插入
4.3.2影響電路可測試性的設計結構
4.4掃描設計
4.4.1掃描單元設計
4.4.2掃描設計規則
4.4.3掃描設計流程
4.4.4基於掃描的測試過程和代價
4.4.5基於掃描的時延測試
4.5片上時鐘控制器
4.6可測試性設計實例
4.7本章小結
4.8習題
參考文獻
第5章邏輯內建自測試
5.1基本結構
5.2BIST對象電路
5.2.1未確定值屏蔽
5.2.2測試點插入
5.2.3ReTiming
5.3測試向量生成
5.4測試響應分析
5.4.1串行特徵分析
5.4.2並行特徵分析
5.5測試時序控制
5.5.1低速測試
5.5.2實速測試
5.6實例介紹
5.7本章小結
5.8習題
參考文獻
第6章測試壓縮
6.1測試壓縮的重要性
6.1.1測試儀和測試數據帶寬
6.1.2測試數據爆炸的挑戰和應對策略
6.2測試壓縮模型
6.2.1基本工作原理
6.2.2測試激勵壓縮
6.2.3測試響應壓縮
6.3測試激勵壓縮方法
6.3.1信息編碼法
6.3.2廣播模式法
6.3.3線性方程法
6.3.4測試激勵壓縮方法對比
6.4測試響應壓縮方法
6.4.1不含X的響應壓縮
6.4.2基於掃描鏈屏蔽的響應壓縮
6.4.3基於X耐受性的響應壓縮
6.4.4基於糾錯碼的響應壓縮
6.4.5測試響應壓縮方法的對比
6.5設計實例
6.6本章小結
6.7習題
參考文獻
第7章存儲器自測試與自修復
7.1存儲器基礎
7.2存儲器的故障模型
7.3存儲器測試算法
7.3.1March算法
7.3.2其他常用的存儲器測試算法
7.4存儲器內建自測試(MBIST)
7.5存儲器內建自修復(MBISR)
7.6對用戶透明的存儲器在線測試
7.7MBIST設計實例
7.8本章小結
7.9習題
參考文獻
第8章系統測試和SoC測試
8.1系統測試
8.1.1系統功能測試
8.1.2系統診斷測試
8.1.3ICT技術
8.2SoC測試
8.2.1從板上系統到片上系統
8.2.2SoC測試的主要挑戰
8.2.3測試訪問機制
8.2.4核測試環
8.2.5層次化ATPG
8.2.6測試優化
8.3針對系統測試和SoC測試的主要協議簡介
8.3.1IEEE 1149.1標準
8.3.2IEEE 1500標準
8.3.3IEEE 1687標準
8.3.4基於數據包的掃描測試網絡
8.4基於AI芯片的SoC測試案例分析
8.4.1面向深度學習的定製AI芯片
8.4.2AI芯片測試策略
8.5本章小結
8.6習題
參考文獻
第9章邏輯診斷與良率分析
9.1簡介
9.2評估指標
9.3掃描鏈故障診斷
9.3.1掃描鏈可診斷性設計方法
9.3.2掃描鏈自動診斷向量生成方法
9.3.3掃描鏈失效芯片診斷方法
9.4組合邏輯故障診斷
9.4.1組合邏輯可診斷性設計方法
9.4.2組合邏輯自動診斷向量生成方法
9.4.3組合邏輯失效芯片診斷方法
9.5良率學習
9.6設計實例
9.7本章小結
9.8習題
參考文獻
第10章汽車電子測試
10.1汽車電子簡介
10.1.1發展概況和基本要求
10.1.2主要挑戰
10.1.3可測試性設計技術應用
10.2汽車電子的功能安全驗證
10.2.1基本概念
10.2.2ISO 26262簡介
10.3汽車電子的系統實時測試
10.3.1基本概念
10.3.2任務模式控制器
10.4本章小結
10.5習題
參考文獻
第11章數字電路測試技術展望
11.1小時延缺陷測試
11.2三維芯片測試
11.3芯片生命周期管理
11.4機器學習在測試中的應用
11.5本章小結
參考文獻
