ADS信號完整性模擬與實戰 第2版

第1章　信號完整性基本概念 1

1.1　什麽是信號完整性 1

1.1.1　上升時間和下降時間 2

1.1.2　占空比 2

1.1.3　建立時間 2

1.1.4　保持時間 3

1.1.5　抖動 3

1.1.6　傳輸線 4

1.1.7　特性阻抗 4

1.1.8　反射 5

1.1.9　串擾 5

1.1.10　單調性 6

1.1.11　過沖/下沖 7

1.1.12　眼圖 7

1.1.13　碼間乾擾 8

1.1.14　誤碼率 8

1.1.15　損耗 8

1.1.16　趨膚效應 9

1.1.17　擴頻時鐘（SSC） 10

1.2　電源完整性基本概念 10

1.3　SI/PI/EMC的相互關系 11

本章小結 11

第2章  ADS基本概念及使用 12

2.1　是德科技EEsof軟件簡介 12

2.2　ADS軟件介紹 13

2.2.1　ADS概述 13

2.2.2　ADS軟件架構 14

2.3　ADS相關的文件介紹 16

2.4　ADS相關的窗口和菜單介紹 16

2.4.1　啟動ADS 16

2.4.2　ADS主界面 16

2.5　ADS基礎使用 17

2.5.1　新建或者打開原有工程 18

2.5.2　新建原理圖 22

2.5.3　新建Layout 28

2.5.4　新建數據顯示窗口 31

本章小結 34

第3章　PCB材料和層疊設計 35

3.1　PCB材料介紹 35

3.1.1　銅箔 36

3.1.2　介質（半固化片和芯板） 38

3.1.3　介電常數和介質損耗角 38

3.1.4　PCB材料的分類 40

3.1.5　高速板材的特點 40

3.2　層疊設計 41

3.2.1　層疊設計的基本原則 41

3.2.2　層疊設計的典型案例 42

3.2.3　層疊結構中包含的參數信息 45

3.3　如何設置ADS中的層疊 46

3.3.1　新建層疊 46

3.3.2　編輯材料信息 48

3.3.3　編輯層疊結構 51

3.3.4　添加過孔結構類型 53

3.4　CILD（阻抗計算） 53

3.4.1　CILD（阻抗計算）介紹 53

3.4.2　微帶線阻抗計算 55

3.4.3　參數的掃描 59

3.4.4　統計分析 61

3.4.5　帶狀線阻抗計算 62

3.4.6　共面波導線阻抗計算 64

3.4.7　自定義傳輸線結構 65

本章小結 67

第4章　傳輸線及端接 68

4.1　傳輸線 68

4.2　ADS中的各類傳輸線 69

4.2.1　理想傳輸線模型 70

4.2.2　微帶線和帶狀線模型 71

4.2.3　多層結構的傳輸線模型 74

4.3　損耗與信號完整性 76

4.4　阻抗與反射 79

4.4.1　傳輸鏈路與阻抗不連續點 79

4.4.2　反彈圖 80

4.4.3　傳輸線阻抗分析 82

4.4.4　短樁線的反射 83

4.5　端接 85

4.5.1　點對點的傳輸線模擬 85

4.5.2　源端端接模擬 86

4.5.3　並聯端接模擬 87

4.5.4　戴維寧端接模擬 88

4.5.5　RC端接模擬 89

本章小結 90

第5章　過孔及過孔模擬 91

5.1　過孔的分類 91

5.2　Via的結構 92

5.3　Via Designer 93

5.3.1　啟動Via Designer 94

5.3.2  編輯層疊結構 95

5.3.3　編輯過孔結構 98

5.3.4　Via Designer變量設置 107

5.3.5　過孔的模擬以及模擬狀態 107

5.3.6　查看模擬結果 109

5.3.7　導出模擬結果和模型 112

5.4　過孔的參數掃描模擬 116

5.5　Via Designer模型在ADS和

EMPro中的應用 120

5.5.1　Via Designer模型在ADS中的

應用 120

5.5.2　Via Designer模型在EMPro中的

應用 121

5.6　高速電路中過孔設計的註意

事項 123

本章小結 123

第6章　串擾案例 124

6.1　串擾 124

6.2　串擾的分類 124

6.2.1　近端串擾和遠端串擾 125

6.2.2　串擾的模擬 125

6.3　ADS參數掃描 126

6.4　串擾的耦合長度與串擾的關系 127

6.5　傳輸線之間的耦合距離與串擾的

關系 142

6.5.1　傳輸線之間的耦合間距與串擾的

模擬 142

6.5.2　為什麽PCB設計要保證3W 143

6.6　激勵源的上升時間與串擾的

關系 144

6.7　串擾與帶狀線的關系 146

6.7.1　微帶線與帶狀線串擾的對比 146

6.7.2　高速信號線是布在內層好還是布在外

層好 148

6.8　傳輸線到參考層的距離與串擾

的關系 148

6.9　定量分析串擾 151

6.10　串擾、S參數以及總線要求 152

6.11　如何減少電路設計中的串擾 153

本章小結 154

第7章　S參數及其模擬應用 155

7.1　S參數介紹 155

7.1.1　S參數模型簡介 155

7.1.2　S參數的命名方式以及混合模式 157

7.1.3　S參數的基本特性 158

7.2　S參數工具包 158

7.2.1　檢查S參數三大特性 160

7.2.2　查看和計算單端S參數 161

7.2.3　查看和計算混合模式S參數 165

7.2.4　查看TDR/TDT 166

7.2.5　多埠S參數處理 167

7.3　S參數模擬 169

7.3.1　提取傳輸線的S參數 169

7.3.2　S參數數據處理以及定義規範

模板 172

7.3.3　S參數級聯 172

7.4　S參數與TDR 174

7.4.1　編輯TDR公式 175

7.4.2　Front Panel的SP TDR工具 176

本章小結 177

第8章　IBIS與SPICE模型 178

8.1　IBIS模型簡介 179

8.2　IBIS模型的基本語法和結構 179

8.2.1　IBIS的基本語法 179

8.2.2　IBIS結構 180

8.2.3　IBIS文件實例 180

8.3　ADS中IBIS模型的使用 189

8.3.1　IBIS模型的應用 189

8.3.2　在ADS中使用EBD模型 195

8.3.3　在ADS中使用Package模型 197

8.4　SPICE模型 199

8.4.1　在ADS中使用SPICE模型 199

8.4.2　寬帶SPICE（BBS）模型生成器 202

8.4.3　W-element模型生成 205

本章小結 208

第9章　HDMI模擬 209

9.1　HDMI 209

9.2　HDMI電氣規範解讀 211

9.2.1　HDMI線纜規範 211

9.2.2　HDMI源設備規範 212

9.2.3　HDMI接收設備規範 213

9.3　眼圖和眼圖模板 214

9.3.1　眼圖和眼圖模板介紹 214

9.3.2　選擇眼圖探針，在ADS中設置眼圖

模板 216

9.3.3　在ADS中設置眼圖模板 218

9.4　HDMI模擬 220

9.4.1　HDMI源設備模擬 220

9.4.2　HDMI布線長度模擬 222

9.4.3　HDMI差分對內長度偏差模擬 223

9.4.4　HDMI差分對間長度偏差模擬 225

9.5　HDMI設計規則 226

本章小結 226

第10章　DDR4/DDR5模擬 227

10.1　DDRx總線介紹 227

10.1.1　DDR介紹 227

10.1.2　DDR4電氣規範 229

10.2　DDR4/5系統框圖 231

10.3　DDR4/5設計拓撲結構 232

10.4　片上端接（ODT） 233

10.5　Memory Designer介紹 234

10.5.1  Memory Designer的特點 235

10.5.2  Memory Designer支持的存儲

總線 235

10.5.3  Memory Designer模擬流程 235

10.5.4  DDR bus模擬 236

10.6　DDRx總線模擬 237

10.6.1　Memory Designer前模擬 237

10.6.2　地址、控制、命令以及時鐘信號

前模擬 251

10.6.3　Memory Designer批量掃描ODT 259

10.6.4　DDR PCB模擬 263

10.6.5　Memory Designer後模擬 271

10.6.6　讀操作模擬 280

10.6.7　地址、控制、命令以及時鐘信號

後模擬 281

10.6.8　同步開關噪聲（SSN）模擬 284

10.6.9　DDR5模擬 287

10.7　DDRx的電源分配網絡模擬 290

10.8　DDRx設計註意事項 291

本章小結 292

第11章　高速串行總線模擬 293

11.1　高速串行接口 293

11.2　USB 294

11.2.1　USB的發展歷史 294

11.2.2　USB3.0的物理結構及電氣特性 294

11.3　IBIS-AMI模型介紹 297

11.4　通道模擬 298

11.5　逐比特模式（Bit-by-bit） 301

11.6　統計模式（Statistical） 305

11.7　使用理想的發送/接收模型

（Tx_Diff/Rx_Diff） 307

11.8　COM模擬 310

本章小結 316

第12章　PCB板級模擬SIPro 317

12.1　PCB信號完整性模擬的流程 317

12.2　PCB文件導入 318

12.3　剪切PCB文件 319

12.4　層疊和材料設置 322

12.5　SIPro使用流程 323

12.5.1　啟動SIPro 323

12.5.2　設置模擬分析類型 325

12.5.3　選擇信號網絡 326

12.5.4　設置模擬模型 330

12.5.5　設置模擬埠 332

12.5.6　設置模擬頻率和Options 334

12.5.7　運行模擬 336

12.5.8　查看和導出模擬結果 337

本章小結 344

第13章　PCB板級模擬PIPro 345

13.1　電源完整性基礎 345

13.1.1　什麽是電源完整性 346

13.1.2　電源分配網絡 346

13.1.3　目標阻抗 347

13.2　ADS電源完整性模擬流程 347

13.3　電源完整性直流分析

（PI DC） 348

13.3.1　建立直流模擬分析 349

13.3.2　選擇電源網絡並確定參數 349

13.3.3　分離元件參數設置 351

13.3.4　VRM設置 352

13.3.5　Sink設置 354

13.3.6　設置Options 356

13.3.7　運行模擬及查看模擬結果 357

13.4  電源完整性電熱模擬

（PI ET） 364

13.4.1　建立電熱模擬分析 365

13.4.2　熱模型設置 366

13.4.3　設置Options 370

13.4.4　運行模擬以及查看模擬結果 371

13.5　電源完整性交流分析

（PI AC） 374

13.5.1　VRM、Sink設置 375

13.5.2　電容模型設置 375

13.5.3　模擬頻率和Options設置 384

13.5.4　運行模擬並查看模擬結果 385

13.5.5　產生原理圖和子電路 390

13.5.6　優化模擬結果 392

13.6　如何設計一個好的電源系統 396

本章小結 396