集成電路設計 — 模擬、版圖、綜合、驗證及實踐

 

目錄

 

 

 

 

第1章緒論

 

1.1模擬電路與數字電路

 

1.2電路抽象層次

 

1.3集成電路分析與設計

 

1.4集成電路設計自動化技術的發展

 

1.5集成電路設計方法

 

1.5.1全定製設計方法

 

1.5.2門陣列設計方法

 

1.5.3標準單元設計方法

 

1.5.4宏模塊設計方法

 

1.5.5可編程邏輯器件方法

 

1.5.6SoC設計方法

 

1.6本章小結

 

第2章SPICE模擬基礎

 

2.1SPICE描述基本組成

 

2.2SPICE電路描述

 

2.2.1通用元器件描述

 

2.2.2電壓源和電流源描述

 

2.2.3半導體器件描述

 

2.2.4子電路描述

 

2.2.5參數描述

 

2.2.6電路包含描述

 

2.3SPICE分析語句

 

2.3.1直流工作點分析

 

2.3.2直流掃描分析

 

2.3.3交流小信號分析

 

2.3.4瞬態分析

 

2.3.5零極點分析

 

2.3.6噪聲分析

 

 

2.3.7傳遞函數分析

 

2.3.8靈敏度分析

 

2.3.9傅里葉分析

 

2.4SPICE控制選項

 

2.4.1控制參數選項

 

2.4.2初始化條件

 

2.4.3輸出控制

 

2.5本章小結

 

 

 

 

 

第3章基於HSPICE的集成電路模擬

 

3.1流程及規則簡介

 

3.2HSPICE工具的使用

 

3.3HSPICE基本電路分析

 

3.3.1直流模擬分析

 

3.3.2交流模擬分析

 

3.3.3瞬態模擬分析

 

3.4HSPICE電路分析進階

 

3.4.1噪聲模擬分析

 

3.4.2零極點模擬分析

 

3.4.3傳遞函數模擬分析

 

3.4.4靈敏度模擬分析

 

3.4.5參數掃描模擬分析

 

3.4.6工藝角模擬分析

 

3.5本章小結

 

第4章基於SPECTRE的集成電路模擬

 

4.1SPECTRE工具的使用

 

4.2SPECTRE基本電路分析

 

4.2.1直流模擬分析

 

4.2.2交流模擬分析

 

4.2.3瞬態模擬分析

 

4.3SPECTRE電路分析進階

 

4.3.1噪聲模擬分析

 

4.3.2零極點模擬分析

 

4.3.3傳遞函數模擬分析

 

4.3.4靈敏度模擬分析

 

4.3.5參數掃描模擬分析

 

4.3.6工藝角模擬分析

 

4.3.7蒙特卡洛模擬分析

 

4.4本章小結

 

第5章版圖設計

 

5.1版圖概述

 

5.2版圖設計技術

 

5.2.1MOS晶體管

 

5.2.2對稱性

 

5.2.3無源器件

 

5.2.4連線

 

5.2.5噪聲及乾擾

 

5.3版圖設計工具的使用

 

5.4基本版圖設計

 

5.5版圖設計文件導出

 

5.6本章小結

 

第6章版圖驗證

 

6.1設計規則檢查

 

6.2版圖電路圖一致性檢查

 

6.3版圖寄生參數提取

 

6.3.1PEX基本設置

 

6.3.2SPICE網表格式

 

6.3.3映射電路圖

 

6.4版圖後模擬

 

6.4.1採用SPICE網表描述的後模擬

 

6.4.2映射為電路圖的後模擬

 

6.5本章小結

 

第7章模擬集成電路設計實例

 

7.1放大器的電路設計與模擬分析

 

7.1.1放大器電路

 

7.1.2放大器電路的基本模擬

 

7.1.3放大器電路的測量模擬技術

 

7.2放大器的版圖設計與驗證

 

7.2.1版圖設計

 

7.2.2版圖驗證

 

7.2.3版圖後模擬

 

7.3本章小結

 

第8章HDL描述及模擬

 

8.1可綜合Verilog HDL

 

8.2Testbench驗證平臺

 

8.3VCS模擬工具

 

8.4Verdi調試工具

 

8.5前模擬

 

8.6後模擬

 

8.7本章小結

 

第9章邏輯綜合

 

9.1DC綜合工具簡介

 

9.1.1用戶啟動文件與工藝庫設置

 

9.1.2設計對象

 

9.1.3變量、屬性與尋找設計對象

 

9.1.4編譯器指示語句

 

9.2設計入口

 

9.2.1軟件啟動

 

9.2.2設計讀入

 

9.2.3鏈接

 

9.2.4實例唯一化

 

9.3設計環境

 

9.3.1設置電路的工作條件

 

9.3.2設置連線負載

 

9.3.3設置輸出負載

 

9.3.4設置輸入驅動

 

9.4設計約束

 

9.4.1時序電路的延時約束

 

9.4.2組合電路的延時約束

 

9.4.3設計的面積約束

 

9.5設計的綜合與結果報告

 

9.5.1設計綜合

 

9.5.2設計結果報告

 

9.6設計保存與時序文件導出

 

9.7綜合腳本實例

 

9.8本章小結

 

第10章佈局布線

 

10.1佈局布線基本流程

 

10.2佈局布線工具的啟動與關閉

 

10.3數據準備

 

10.4數據導入

 

10.5佈局規劃

 

10.6電源規劃

 

10.7標準單元放置

 

10.8時鐘樹綜合

 

10.9布線

 

10.10Filler填充

 

10.11設計規則檢查

 

10.12數據導出

 

10.13本章小結

 

第11章數字集成電路的驗證

 

11.1形式驗證

 

11.2靜態時序驗證

 

11.3物理驗證

 

11.4本章小結

 

第12章數字集成電路設計實例——基於RISCV的小型SoC項目

 

12.1芯片功能和結構簡介

 

12.2項目文件目錄結構

 

12.3模塊的RTL設計與模擬驗證

 

12.4SoC設計

 

12.5SoC模擬驗證

 

12.6軟件測試程序設計

 

12.7基於FPGA的系統驗證

 

12.8邏輯綜合

 

12.9版圖佈局布線

 

12.10驗證

 

12.11本章小結

 

第13章混合信號集成電路模擬

 

13.1混合信號模擬驗證平臺

 

13.2數模混合設計及模擬驗證流程

 

13.3數模混合信號模擬驗證實施方式

 

13.4混合信號模擬實例

 

13.5本章小結

 

參考文獻

 

附錄A主流EDA廠商及其產品