計算機組成原理, 3/e

肖鐵軍，教授。主要研究方向為計算機系統結構。主講《計算機組成原理》已有二十多年的經驗，設計了JUC系列CPU教學模型機，組織開發了可視化計算機組成原理實驗系統和遠程FPGA實驗平台。主編《計算機組成原理》由清華大學出版社2010年出版，《計算機組成原理（二版）》2015年出版；主編《計算機組成原理實踐教程》2015年清華大學出版社出版。

章計算機系統概述
1.1計算機的發展歷程
1.2計算機硬件的基本組成
1.2.1存儲器
1.2.2運算器
1.2.3控制器
1.2.4輸入輸出設備
1.2.5總線
1.3程序設計語言和計算機的層次結構
1.4計算機的主要性能指標
1.4.1機器字長
1.4.2運行速度
習題
第2章信息表示
2.1進位計數制及其相互轉換
2.1.1進位計數制
2.1.2數制轉換
2.2數值數據的表示
2.2.1定點數的表示
2.2.2浮點數的表示
2.2.3C語言中定點數和浮點數的表示
2.2.4十進制數的二進制編碼
2.3非數值數據的表示
2.3.1邏輯類型數據表示
2.3.2字符編碼
2.3.3漢字編碼
2.3.4多媒體數據的表示
2.4可靠性編碼
2.4.1格雷碼
2.4.2奇偶校驗碼
2.4.3海明碼
2.4.4循環冗餘校驗碼
習題
第3章邏輯電路基礎
3.1邏輯代數基礎
3.1.1邏輯常量、邏輯變量
3.1.2邏輯代數的基本運算
3.1.3基本邏輯公式、定理和規則
3.1.4邏輯函數
3.1.5邏輯函數化簡
3.2邏輯電路
3.2.1邏輯門電路
3.2.2門電路的實現
3.2.3集成電路
3.2.4可編程邏輯電路
3.2.5邏輯電路的設計模式
3.3計算機中常用的組合邏輯電路
3.3.1加法器
3.3.2譯碼器
3.3.3多路選擇器
3.3.4三態門
3.4計算機中常用的時序邏輯電路
3.4.1基本R-S觸發器和D觸發器
3.4.2鎖存器
3.4.3數據寄存器
3.4.4移位寄存器
3.4.5計數器
習題
第4章運算方法與運算器
4.1定點數加減法運算
4.1.1原碼加減運算方法
4.1.2補碼加減運算方法
4.1.3補碼加減運算的邏輯實現
4.1.4運算結果的特徵標誌
4.1.5移碼加減運算
4.2定點數移位運算
4.2.1邏輯移位
4.2.2算術移位
4.2.3循環移位
4.3定點乘法運算
4.3.1原碼乘法運算
4.3.2補碼乘法運算
4.3.3陣列乘法器
4.4定點除法運算
4.4.1原碼除法運算
4.4.2補碼除法運算
4.4.3陣列除法器
4.5浮點數的四則運算
4.5.1浮點加減運算
4.5.2浮點乘除運算
4.6運算器的組織
4.6.1算術邏輯單元設計實例
4.6.2數據通路的結構類型
4.6.3運算器數據通路
4.浮點運算器的組成與結構
習題
第5章存儲器
5.1存儲器概述
5.1.1存儲器的分類
5.1.2存儲器的性能指標
5.2半導體隨機存取存儲器
5.2.1靜態隨機存取存儲位元
5.2.2動態隨機存取存儲位元
5.2.3半導體隨機存取存儲芯片
5.2.4DRAM的發展
5.3非易失性半導體存儲器
5.3.1掩模型只讀存儲器
5.3.2一次可編程只讀存儲器
5.3.3可擦除可編程只讀存儲器
5.3.4電可擦除可編程只讀存儲器
5.3.5Flash存儲器
5.3.6鐵電存儲器
5.3.7磁性隨機存儲器
5.3.8相變存儲器
5.4主存儲器的組織
5.4.1CPU與主存儲器的連接
5.4.2主存儲器容量的擴充
5.4.3主存儲器的編址方式
5.4.4哈佛結構
5.5多模塊存儲器
5.6輔助存儲器
5.6.1磁記錄原理及記錄方式
5.6.2磁盤存儲器
5.6.3磁帶存儲器
5.光盤存儲器
習題
第6章微程序控制計算機
6.1指令系統
6.1.1指令和指令系統
6.1.2指令的格式
6.1.3指令的類型
6.1.4尋址方式
6.1.5符號指令和彙編語言
6.1.6指令系統設計實例
6.2控制器概述
6.2.1控制器的基本組成
6.2.2控制器的工作過程
6.3CPU數據通路
6.3.1Intel 8080的數據通路
6.3.2VAX-11/780的數據通路
6.3.3JUC-3的數據通路
指令執行流程
.1取指令階段
.2取操作數階段
.3執行階段
.4指令執行的微操作序列舉例
6.5微程序控制器
6.5.1微程序控制基本原理
6.5.2微指令編碼方式
6.5.3後繼微指令地址的形成
6.5.4微程序控制的時序
6.6微程序控制器設計實例
6.6.1微指令編碼設計
6.6.2微轉移方式
6.6.3取指令的微程序設計
6.取操作數的微程序設計
6.6.5執行階段的微程序
6.7JUC彙編語言程序設計
6.7.1符號指令與功能
6.7.2順序結構程序設計
6.7.3分支程序設計
6.7.4循環程序設計
6.7.5堆棧及子程序
習題
第7章精簡指令集計算機
7.1RISC概述
7.1.1RISC的產生及發展
7.1.2RISC的主要特點
7.1.3RISC與CISC的比較
7.2硬佈線控制
7.2.1單週期數據通路的控制
7.2.2多周期數據通路的控制
7.2.3流水線數據通路的控制
7.3RISC-V開源指令集架構
7.3.1RISC-V指令集
7.3.2RISC-V的尋址方式
7.3.3RV32I指令舉例
7.4RISC-V的單週期微架構設計
7.4.1數據通路設計
7.4.2控制器的設計方法
7.5RISC-V的流水線微架構設計
7.5.1流水線的基本原理
7.5.2RISC-V流水線設計
7.5.3RISC-V流水線數據通路
7.5.4RISC-V流水線控制
7.6流水線的性能
7.6.1流水線的性能指標
7.6.2指令流水線的相關與衝突
7.6.3流水線的指令調度
7.超標量與超流水線
習題
第8章存儲體系
8.1存儲體系的層次結構
8.2高速緩衝存儲器
8.2.1Cache的基本原理
8.2.2相聯存儲器
8.2.3全相聯映像方式
8.2.4直接映像方式
8.2.5組相聯映像方式
8.2.6Cache的讀策略和替換算法
8.2.7Cache的寫策略
8.2.8多級Cache
8.3虛擬存儲器
8.3.1虛擬存儲器的基本概念
8.3.2頁式虛擬存儲器
8.3.3段式虛擬存儲器
8.3.4段頁式虛擬存儲器
8.3.5快速地址變換
8.4多級存儲的性能指標
習題
第9章輸入輸出系統
9.1輸入輸出系統概述
9.1.1輸入輸出系統的組成
9.1.2輸入輸出設備
9.1.3輸入輸出接口
9.1.4輸入輸出接口與主機的信息傳送控制方式
9.2程序查詢方式
9.2.1程序查詢傳送工作流程
9.2.2查詢輸入接口
9.2.3查詢輸出接口
9.3程序中斷方式
9.3.1中斷概述
9.3.2中斷請求的表示與控制
9.3.3中斷響應
9.3.4中斷服務和中斷返回
9.3.5中斷嵌套
9.3.6中斷優先級的動態分配
9.4DMA方式
9.4.1DMA概述
9.4.2DMA控制器
9.4.3DMA傳送方式
9.4.4DMA傳送過程
9.5總線
9.5.1總線的特性和性能指標
9.5.2總線仲裁
9.5.3總線操作和定時
9.5.4典型總線標準
習題
附錄ARISC-V指令系統
A.1RISC-V概述
A.2RISC-V指令系統的模塊化結構
A.3RISC-V的指令長度編碼
A.4基本整數指令集RV32I
A.4.1RV32I的寄存器模型
A.4.2RV32I的指令格式
A.4.3RV32I指令集詳解
標準擴展指令集
.1乘法/除法擴展指令集RV32M
.2壓縮擴展指令集RV32C
A.6RISC-V彙編語言程序設計
A.6.1RISC-V的偽指令
A.6.2RISC-V寄存器使用約定
A.6.3RISC-V彙編語言程序設計實例
參考文獻