Verilog HDL 設計實用教程
黃海 於斌
買這商品的人也買了...
-
Verilog 硬體描述語言 (Verilog HDL: A Guide to Digital Design and Synthesis, 2/e)$480$432 -
Verilog 晶片設計, 3/e$480$432 -
鳥哥的 Linux 私房菜－基礎學習篇, 4/e$980$647 -
數位積體電路設計 ─ 從 IC Design 的實務面介紹 Verilog 硬體描述語言$560$549 -
芯片驗證漫游指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
Vivado 入門與 FPGA 設計實例$390$371 -
$250FPGA 實戰訓練精粹 -
Verilog 編程藝術$474$450 -
$301FPGA原理和結構 -
Verilog 硬體描述語言數位電路 -- 設計實務, 10/e$590$561 -
Perl 學習手冊, 7/e (Learning Perl, 7/e)$680$476 -
FPGA 現代數字系統設計教程 — 基於 Xilinx 可編程邏輯器件與 Vivado 平臺$414$393 -
$301數字系統設計與 VerilogHDL (Vivado版) -
信號完整性 — 深入理解高速數字電路設計$534$507 -
FPGA 入門指南 : 用 Verilog HDL 語言設計電腦系統$654$621 -
UVM 實戰$474$450 -
$352EDA 技術與 Verilog HDL -
Verilog HDL 數字系統設計與驗證 — 以太網交換機案例分析$354$336 -
$500趣味數學及編程拓展, 2/e -
$305常用模擬集成電路經典應用150例 -
深入淺出玩轉 FPGA, 3/e$330$314 -
基於 Verilog HDL 的 FPGA 項目開發教程$258$245 -
極深入卻極清楚：電腦網路原理從 OSI 實體層到應用層$880$695 -
Perl 學習手冊, 8/e (Learning Perl: Making Easy Things Easy and Hard Things Possible, 8/e)$680$537 -
去園區當 ARM 工程師 - 嵌入式 C語言全高度昇華$1,080$713
相關主題
商品描述
Verilog HDL是一種廣泛應用的硬件描述語言，無論是專用集成電路設計，還是嵌入式FPGA開發，都會使用Verilog HDL語言進行編程。 本書力求讓讀者快速掌握關鍵語法，能夠在短時間內結合核心語法完成設計，同時註意梯度設置，引導讀者從簡單模塊到復雜設計，逐漸掌握Verilog HDL。全書精簡語法，重點突出，語句凝練，具有工程設計的風格。 為了更好地配合學習，書中設有習題和相應解答，並配備了多個實驗，所有代碼均經過模擬，完整的實例均可供下載，方便讀者調試和使用。對於重點和難點，輔以視頻教學，更好幫助讀者理解和掌握。 本書可作為電子、通信、電腦、自動化及集成電路設計相關專業的本科生的教材，同時也適合對Verilog HDL感興趣的愛好者或專業人士閱讀。
作者簡介
黃海，哈爾濱理工大學軟件與微電子學院副院長、教授、碩士生導師。長期從事信息安全、可重構計算、數字信號處理以及集成電路設計等方向的教學和科研工作，承擔了“數字信號處理”“信號與系統”“硬件描述語言”等課程教學。
近5年來，主持或參與國j級、省級教學綜合改革項目8項，其中國j級新工科研究與實踐項目1項，黑龍省高等教育教學改革項目3項，發表教改論文5篇，出版書籍1部；主持科研項目10項，其中國家自然基金項目1項，國家重點研發計劃項目子課題1項，省級項目5項；發表SCI和EI期刊學術論文7篇；申請專利10項，其中授權發明專利2項、實用新型專利3項。
于斌，哈爾濱理工大學軟件與微電子學院教師，於哈爾濱工業大學獲學士、碩士學位。
長期從事信息安全和集成電路設計等方向的教學和科研工作，承擔了“Verilog與數字系統設計”“集成電路驗證技術”“計算機組成原理與結構”等課程教學。
編寫《ModelSim電子系統分析及仿真》（已累計三版）和《Verilog HDL數字系統設計及仿真》（已累計兩版）等教材。
目錄大綱
目錄
原理篇
第1章入門簡介及環境準備
1.1Verilog簡介
1.1.1Verilog的作用
1.1.2Verilog的發展
1.1.3Verilog的使用
1.1.4Verilog的結構
1.2準備好工作環境
1.2.1模擬軟件的準備
1.2.2代碼編輯軟件的準備
1.2.3其他工具介紹
1.3如何使用本書
第2章模塊結構與門級建模
2.1Verilog模塊的基本結構
2.2語法介紹及示例
2.2.1模塊定義
2.2.2埠聲明
2.2.3內部資源聲明
2.2.4功能描述
2.3門級補充說明
練習題
第3章模塊的實例化與層次化建模
3.1模塊的實例化
3.1.1實例化示例及語法
3.1.2按順序連接方式
3.1.3按名稱連接方式
3.2層次化建模
3.2.1自頂向下的設計
3.2.2層次化名稱
3.2.3層次化建模實例
練習題
第4章使用模擬軟件驗證設計
4.1模擬前的準備
4.2完整的模擬流程
4.2.1建立工程
4.2.2添加文件
4.2.3編譯與調試
4.2.4啟動模擬
4.2.5觀察結果
練習題
第5章RTL建模語法——assign
5.1assign語句
5.2操作數
5.2.1數值
5.2.2參數
5.3按位操作符
練習題
第6章操作符與優先級
6.1操作符
6.1.1算術操作符
6.1.2邏輯操作符
6.1.3關系操作符
6.1.4等式操作符
6.1.5移位操作符
6.1.6拼接操作符
6.1.7縮減操作符
6.1.8條件操作符
6.2操作符優先級
練習題
第7章RTL建模語法——always
7.1always語句
7.1.1使用示例
7.1.2always語法介紹
7.2順序塊與並行塊
7.3if語句
7.4case語句
練習題
第8章賦值語句與循環語句
8.1賦值語句
8.1.1阻塞賦值語句
8.1.2非阻塞賦值語句
8.1.3兩種賦值語句對比
8.2initial結構
8.3循環語句
8.3.1while循環
8.3.2for循環
8.3.3repeat循環
8.3.4forever循環
練習題
第9章任務與函數的使用
9.1任務
9.2函數
9.3常見的系統任務和系統函數
9.3.1顯示輸出任務
9.3.2模擬控制任務$stop和$finish
9.3.3隨機函數
9.3.4文件控制任務
9.3.5存儲器讀取任務
練習題
第10章測試模塊的編寫
10.1測試模塊的結構
10.2編譯指令
10.2.1`define
10.2.2`include
10.2.3`timescale
10.2.4`ifdef、`else和`endif
10.3激勵信號的設計
10.3.1時鐘與復位
10.3.2測試向量
10.4信號的控制
10.5響應監控
10.6任務的使用
第11章綜合的概念及相關
11.1邏輯綜合過程
11.2時序信息的聲明
11.3代碼風格的推薦
11.3.1多重驅動問題
11.3.2敏感列表不完整
11.3.3if和case不完整
11.3.4組合和時序混合設計
11.4可綜合模型的結構
第12章摩爾型狀態機
12.1摩爾型電路與狀態轉換圖
12.2編寫摩爾型狀態機
第13章米利型狀態機
13.1米利型電路與狀態轉換圖
13.2編寫米利型狀態機
第14章時序相關問題
14.1流水線
14.2乒乓操作
14.3同步操作與異步操作
第15章代碼範例——基礎篇
15.1觸發器與存儲器
15.2編解碼器
15.3計數器
15.4分頻器
15.5乘法器
第16章代碼範例——提高篇
16.1同步FIFO
16.2堆棧
16.3模乘運算
16.4浮點加法器
第17章代碼範例——高級篇
17.1霍夫曼編碼器設計
17.1.1基本原理
17.1.2設計說明
17.1.3代碼實現
17.1.4模擬驗證
17.2霍夫曼解碼器設計
17.2.1基本原理
17.2.2設計說明
17.2.3代碼實現
17.2.4模擬驗證
17.3簡易CPU設計
17.3.1基本要求
17.3.2指令格式
17.3.3劃分子模塊
17.3.4控制模塊設計
17.3.5其餘子模塊設計
17.3.6功能模擬與時序模擬
實驗篇
實驗1門級建模及模擬
實驗2使用assign語句建模
實驗3使用always結構建模
實驗4任務與函數的使用
實驗5測試模塊的設計
實驗6有限狀態機的設計
實驗7流水線乘法器
實驗8漢明碼模塊設計
實驗9計時器設計
實驗10二進制轉BCD碼
習題答案
