現代數字系統設計 — 基於 Intel FPGA 可編程邏輯器件與 VHDL

 

 

 

目錄

 

 

 

第1章EDA技術概述

 

1.1ASIC綜述

 

1.2電子設計自動化技術

 

1.2.1EDA技術的發展歷程

 

1.2.2EDA技術主要內容

 

1.2.3可編程邏輯器件

 

1.2.4軟件開發工具

 

1.2.5輸入方式

 

1.2.6相關廠商概述

 

1.3數字系統的設計方法

 

1.3.1TopDown設計方法

 

1.3.2數字系統設計的一般步驟

 

1.3.3IP核介紹

 

1.4EDA技術的發展趨勢

 

1.4.1可編程器件的發展趨勢

 

1.4.2開發工具的發展趨勢

 

1.4.3輸入方式的發展趨勢

 

1.5本章小結

 

第2章CPLD/FPGA結構

 

2.1可編程邏輯器件的基本結構及分類

 

2.1.1基本結構

 

2.1.2PLD器件的分類

 

2.2低密度可編程邏輯器件

 

2.3Intel公司的CPLD

 

2.3.1MAX 3000A器件

 

2.3.2MAXⅡ器件

 

2.4Intel公司的FPGA

 

2.4.1FPGA的優勢

 

2.4.2Intel公司的FPGA器件的結構特點

 

2.5Intel公司CPLD/FPGA編程和配置

 

2.5.1Intel公司的USBBlaster下載電纜

 

2.5.2使用USBBlaster電纜時的三種配置模式

 

2.5.3採用Intel公司的芯片進行配置

 

2.6本章小結

 

第3章Quartus Prime軟件設計

 

3.1使用Quartus Prime進行圖形化設計

 

3.1.1創建工作庫

 

3.1.2利用工程向導創建工程

 

3.1.3圖形設計輸入

 

3.1.4項目編譯

 

3.1.5時序模擬

 

3.2使用Quartus Prime進行VHDL設計

 

3.2.1VHDL文本輸入

 

3.2.2ModelSimAltera介紹

 

3.2.3TestBench編寫

 

3.2.4調用ModelSimAltera RTL模擬

 

3.2.5調用ModelSimAltera 門級模擬

 

3.2.6引腳分配

 

3.2.7分析與綜合

 

3.2.8佈局與布線

 

3.2.9器件編程

 

3.3Quartus Prime的IP使用

 

3.4SignalTapⅡ邏輯分析儀的應用

 

3.5本章小結

 

 

 

 

 

第4章VHDL基礎

 

4.1VHDL概述

 

4.1.1VHDL起源

 

4.1.2VHDL的特點

 

4.2VHDL的基本結構

 

4.2.1庫

 

4.2.2程序包

 

4.2.3實體

 

4.2.4結構體

 

4.2.5配置

 

4.3VHDL的數據及文字規則

 

4.3.1VHDL文字規則

 

4.3.2VHDL數據對象

 

4.3.3VHDL數據類型

 

4.3.4VHDL類型轉換

 

4.4VHDL操作符

 

4.4.1操作符種類

 

4.4.2操作符的優先級

 

4.4.3邏輯操作符

 

4.4.4關系操作符

 

4.4.5算術操作符

 

4.5VHDL順序語句

 

4.5.1賦值語句

 

4.5.2流程控制語句

 

4.5.3WAIT等待語句

 

4.5.4子程序調用語句

 

4.5.5返回語句

 

4.5.6空操作語句

 

4.5.7其他順序語句

 

4.6VHDL並行語句

 

4.6.1塊語句

 

4.6.2進程語句

 

4.6.3並行過程調用語句

 

4.6.4並行信號賦值語句

 

4.6.5元件例化語句

 

4.6.6生成語句

 

4.7有限狀態機的設計

 

4.7.1一般有限狀態機的設計

 

4.7.2Moore型有限狀態機的設計

 

4.7.3Mealy型有限狀態機的設計

 

4.8VHDL TestBench

 

4.8.1TestBench結構

 

4.8.2常用激勵信號的產生

 

4.9本章小結

 

第5章CPLD/FPGA應用實踐

 

5.1常用組合邏輯電路的描述

 

5.1.1非門電路的設計

 

5.1.2其他基本門電路的設計

 

5.2基本時序邏輯電路的VHDL描述

 

5.2.1D觸發器的設計

 

5.2.2T觸發器的設計

 

5.2.3JK觸發器的設計

 

5.2.4串行移位寄存器的設計

 

5.2.5分頻電路的設計

 

5.3常用算法VHDL實現

 

5.3.1流水線加法器的設計

 

5.3.28位乘法器的設計

 

5.3.34抽頭直接FIR濾波器的設計

 

5.3.4IIR數字濾波器的設計

 

5.4TestBench中隨機數的設計

 

5.5二進制頻移鍵控調制與解調的VHDL實現

 

5.5.1FSK調制的VHDL實現

 

5.5.2FSK信號解調的VHDL實現

 

5.6基於DDS信號發生器的設計

 

5.6.1DDS設計及原理

 

5.6.2FPGA內部的DDS模塊的設計與實現

 

5.6.3模擬結果及說明

 

5.7SD卡驅動器設計

 

5.7.1SD卡電路結構

 

5.7.2SD卡命令

 

5.7.3SD卡數據讀取流程

 

5.7.4SD卡數據讀取代碼說明

 

5.8SDRAM控制器設計

 

5.8.1SDRAM引腳、命令和模式寄存器介紹

 

5.8.2SDRAM初始化

 

5.8.3SDRAM讀寫操作

 

5.8.4SDRAM自動刷新時序

 

5.8.5SDRAM控制器

 

5.9利用VGA接口顯示SD卡圖像數據

 

5.10本章小結

 

第6章DE115平臺數字系統設計練習

 

6.13線/8線解碼器實驗

 

6.1.1實驗目的

 

6.1.2實驗說明

 

6.1.3實驗要求

 

6.1.4總結報告要求

 

6.2BCD/七段顯示解碼器實驗

 

6.2.1實驗目的

 

6.2.2實驗說明

 

6.2.3實驗要求

 

6.2.4總結報告要求

 

6.3模擬74LS160計數器實驗

 

6.3.1實驗目的

 

6.3.2實驗說明

 

6.3.3實驗要求

 

6.3.4總結報告要求

 

6.4多路彩燈控制器的設計

 

6.4.1實驗目的

 

6.4.2實驗說明

 

6.4.3實驗要求

 

6.4.4總結報告要求

 

6.5分頻器的設計

 

6.5.1實驗目的

 

6.5.2實驗說明

 

6.5.3實驗要求

 

6.5.4總結報告要求

 

6.6數字頻率計的設計

 

6.6.1實驗目的

 

6.6.2實驗說明

 

6.6.3實驗要求

 

6.6.4總結報告要求

 

6.7數字鐘的設計

 

6.7.1實驗目的

 

6.7.2實驗說明

 

6.7.3實驗要求

 

6.7.4總結報告要求

 

6.8正弦信號發生器

 

6.8.1實驗目的

 

6.8.2實驗說明

 

6.8.3任意頻率信號發生器的實現原理

 

6.8.4實驗要求

 

6.8.5總結報告要求

 

6.9數字電壓表的設計

 

6.9.1實驗目的

 

6.9.2實驗原理

 

6.9.3實驗要求

 

6.9.4總結報告要求

 

6.10LCD1602控制器的設計

 

6.10.1實驗目的

 

6.10.2實驗原理

 

6.10.3實驗要求

 

6.10.4總結報告要求

 

6.11UART控制器的設計

 

6.11.1實驗目的

 

6.11.2實驗原理

 

6.11.3實驗要求

 

6.11.4總結報告要求

 

6.12VGA控制器的設計

 

6.12.1實驗目的

 

6.12.2實驗原理

 

6.12.3實驗要求

 

6.12.4總結報告要求

 

6.13本章小結

 

第7章DE2115開發平臺

 

7.1DE2115平臺介紹

 

7.2DE2115主要應用電路介紹

 

7.2.1FPGA芯片配置

 

7.2.2按鈕和撥動開關的使用

 

7.2.3LED的使用

 

7.2.4七段數碼管的使用

 

7.2.5時鐘電路的使用

 

7.2.6LCD模塊的使用

 

7.2.7VGA的使用

 

7.2.824bit音頻編解碼芯片的使用

 

7.2.9RS232串口的使用

 

7.2.10PS2的使用

 

7.2.11千兆以太網的使用

 

7.2.12TV解碼器的使用

 

7.2.13USB的使用

 

7.2.14IR模塊的使用

 

7.2.15SRAM模塊的使用

 

7.2.16SDRAM的使用

 

7.2.17Flash的使用

 

7.2.18E2PROM的使用

 

7.2.19SD卡的使用

 

7.2.20GPIO的使用

 

7.3本章小結

 

參考文獻