FPGA 設計實戰演練 (邏輯篇)
吳厚航
買這商品的人也買了...
-
一次就學會 Verilog 與 VHDL$630$599 -
專題製作－使用 CPLD$490$199 -
Linux Device Driver Programming 驅動程式設計$690$538 -
VHDL 數位電路設計實務教本 ─ 從硬體電路到軟硬體整合設計$590$561 -
系統晶片設計─使用 Nios II, 2/e$560$504 -
Verilog 硬體描述語言實務, 3/e (附範例光碟)$350$315 -
深入理解 Linux 程式設計：從應用到核心$580$435 -
芯片驗證漫游指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog, 6/e (GE-Paperback)$1,380$1,352 -
FPGA 系統設計實務入門－使用 Verilog HDL:Intel/Altera Quartus 版$380$342 -
FPGA 設計技巧與案例開發詳解, 3/e$1,008$958 -
$301FPGA 系統設計 -
原子習慣：細微改變帶來巨大成就的實證法則$330$297 -
SoC FPGA 嵌入式設計和開發教程（Intel FPGA 大學計劃推薦，一線工程師實踐總結）$414$393 -
勇敢的芯伴你玩轉 Altera FPGA$354$336 -
$602嵌入式 C語言自我修養 — 從芯片、編譯器到操作系統 -
深入淺出玩轉 FPGA, 3/e$330$314 -
Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例$414$393 -
$407OpenCV 圖像處理入門與實踐 -
集成電路系統設計$359$341 -
FPGA 時序約束與分析$414$393 -
$301Verilog HDL 數字設計與綜合, 2/e (本科教學版) -
Keras 大神歸位：深度學習全面進化！用 Python 實作 CNN、RNN、GRU、LSTM、GAN、VAE、Transformer$1,200$1,020 -
FPGA軟件測試技術$588$559 -
$638基於 FPGA 的深度學習加速器的設計與實現
相關主題
商品描述
本書面向廣大的FPGA/CPLD初學者，從零基礎開始講述FPGA/CPLD以及相關的基礎知識，並以一個支持各種入門、進階的子母板形式的學習套件為實驗平臺，針對Altera公司的Cyclone Ⅲ器件量身打造的24個應用實例貫穿其中。實例講解深入淺出，不僅有基本的Verilog語法講解，也有設計思路和背景知識的詳細描述； 開發工具（Quartus Ⅱ+ModelSim）的使用更是手把手、圖文並茂地展示給讀者。 本書內容由淺入深，很適合廣大可編程邏輯器件的初學者作為入門和進階的教材，也適合作為電子信息、電腦等專業本科生、研究生以及具有一定電子專業知識背景的電子工程師的參考用書。
作者簡介
吳厚航[網名特權同學]：熱愛FPGA開發設計工作，擅長記錄、分析並總結經驗及技巧。
個人技術博客在業內有的口碑。
在電子網站EDN China創建的FPGA/CPLD助學小組成員過萬，提供了眾多適合入門和進階的FPGA/CPLD實驗例程以及相關資料，幫助眾多的初學者邁入FPGA開發的殿堂。
已出版《深入淺出玩轉FPGA》、《FPGA/CPLD邊練邊學——快速入門Verilog/VHDL》、《愛上FPGA開發——特權和你一起學NIOS II》、《FPGA快速系統原型設計指南》 （譯者）等廣受好評的FPGA技術圖書。
目錄大綱
目錄
第1章概念掃盲
1．1FPGA簡單入門
1．2FPGA應用領域
1．3FPGA的優勢
1．4開發流程
思考
第2章邏輯設計基礎
2．10和1——精彩世界由此開始
2．2錶面現象揭秘——邏輯關系
2．3內里本質探索——器件結構
思考
第3章實驗平臺板級設計
3．1FPGA板級電路設計五要素
3．1．1能量供應——電源電路
3．1．2心臟跳動——時鐘電路
3．1．3狀態初始——復位電路
3．1．4靈活定製——配置電路
3．1．5自由擴展——外設電路
3．2FPGA核心板設計
3．2．1讀懂器件手冊
3．2．2核心板電路設計架構
3．2．3電源電路設計
3．2．4時鐘和復位電路設計
3．2．5配置電路設計
3．2．6SDRAM電路設計
3．2．7引腳分配規劃和擴展I/O電路
3．3擴展子板設計
3．3．1基本外設子板
3．3．2LCD顯示驅動子板
3．3．3VGA顯示驅動子板
3．3．4USB和UART串口子板
3．3．5超聲波與視頻採集子板
思考
第4章開發工具簡介
4．1軟件下載和license申請
4．2Quartus Ⅱ的安裝
4．3ModelSimAltera的安裝
4．4USBBlaster的驅動安裝
思考
FPGA設計實戰演練（邏輯篇）
第5章Verilog語法概述
5．1語法學習的經驗之談
5．2可綜合的語法子集
5．3代碼風格與書寫規範
思考
第6章入門實例
6．1分頻計數之LED閃爍
6．1．1功能概述
6．1．2設計說明
6．1．3源碼解析
6．1．4板級調試
6．2分頻計數之蜂鳴器
6．2．1功能概述
6．2．2設計說明
6．2．3源碼解析
6．2．4板級調試
6．3流水燈控制
6．3．1功能概述
6．3．2設計說明
6．3．3源碼解析
6．3．4板級調試
6．4模式流水燈
6．4．1功能概述
6．4．2設計說明
6．4．3源碼解析
6．4．4板級調試
6．5數碼管顯示驅動
6．5．1功能概述
6．5．2設計說明
6．5．3源碼解析
6．5．4板級調試
6．6LCD顯示驅動
6．6．1功能概述
6．6．2設計說明
6．6．3源碼解析
6．6．4板級調試
6．7LCD的32級紅色顯示
6．7．1功能概述
6．7．2設計說明
6．7．3源碼解析
6．7．4板級調試
6．8VGA/SVGA顯示驅動
6．8．1功能概述
6．8．2設計說明
6．8．3源碼解析
6．8．4板級調試
6．9超聲波測距數據採集
6．9．1功能概述
6．9．2設計說明
6．9．3源碼解析
6．9．4板級調試
6．10倒車雷達
6．10．1功能概述
6．10．2設計說明
6．10．3源碼解析
6．10．4板級調試
6．11UART串口收發測試
6．11．1功能概述
6．11．2設計說明
6．11．3源碼解析
6．11．4板級調試
第7章片內資源應用
7.1PLL配置
7.1.1功能概述
7.1.2源碼解析
7.1.3板級調試
7.2片內存儲器應用之ROM
7.2.1功能概述
7.2.2設計說明
7.2.3源碼解析
7.2.4板級調試
7.3片內存儲器應用之單口RAM
7.3.1功能概述
7.3.2設計說明
7.3.3源碼解析
7.3.4板級調試
7.4片內存儲器應用之移位寄存器
7.4.1功能概述
7.4.2設計說明
7.4.3源碼解析
7.4.4板級調試
7.5片內存儲器應用之FIFO
7.5.1功能概述
7.5.2設計說明
7.5.3源碼解析
7.5.4板級調試
7.6基於FPGA內嵌RAM的LCD字符顯示
7.6.1功能概述
7.6.2設計說明
7.6.3源碼解析
7.6.4板級調試
思考
第8章時序設計實例
8.1時序分析基礎
8.1.1基本的時序分析理論
8.1.2時鐘、建立時間和保持時間
8.1.3基本時序路徑
8.1.4reg2reg路徑的時序分析
8.2VGA驅動接口時序設計
8.3CMOS攝像頭接口時序設計
第9章設計模擬
9.1模擬驗證概述
9.2ModelSim軟件概述
思考
第10章在線調試實例
10.1基於FPGA的在線系統調試概述
10.2基於InSystem Logic Analyzer的UART串口接收數據採集
10.2.1功能概述
10.2.2設計說明
10.2.3源碼解析
10.2.4板級調試
10.3基於InSystem Sources and Probes Editor的A/D採集
10.3.1功能概述
10.3.2設計說明
10.3.3源碼解析
10.3.4板級調試
10.4基於InSystem Sources and Probes Editor的D/A採集
10.4.1功能概述
10.4.2設計說明
10.4.3源碼解析
10.4.4板級調試
10.5基於InSystem Memory Content Editor的LCD實時顯示字符更改
10.5.1功能概述
10.5.2設計說明
10.5.3源碼解析
10.5.4板級調試
思考
第11章視頻圖像採集設計
11.1CMOS攝像頭應用背景與驅動原理
11.2視頻採集系統設計概述
11.3I2C接口配置模塊設計
11.4視頻流採集設計
11.5SDRAM控制器設計
11.6LCD控制器設計
11.7工程實踐與板級調試
思考
參考文獻
