圖說集成電路製造工藝

第1篇 集成電路制備前的準備工作
第1章　點石成金的神奇行業 2
1.1　有趣的半導體產業歷史 2
1.1.1　電子管時代 3
1.1.2　晶體管時代 4
1.1.3　集成電路時代 5
1.2　半導體行業現狀 11
1.2.1　半導體行業概況 11
1.2.2　半導體設計業現狀 14
1.2.3　半導體制造業現狀 15
1.2.4　半導體封測行業現狀 18
1.2.5　中國大陸半導體產業現狀 20
1.3　芯片是怎樣煉成的？ 24
第2章　電子產業的基石——矽 27
2.1　煉丹爐里生長矽 27
2.2　矽的“脾性” 31
2.3　半導體器件的基礎——PN結 34
2.4　雙極型晶體管 37
2.5　MOS管 40
2.6　應力工程-應變矽 43
2.7　鰭式場效應晶體管 46
第3章　芯片制造的戰略支援部隊 47
3.1　比手術室還幹凈的地方——凈化間 47
3.1.1　良率——半導體制造的生命線 47
3.1.2　沾污的類型與來源 48
3.1.3　凈化間的結構 51
3.2　半導體制造中的化學品 52
3.2.1　化學溶液 52
3.2.2　氣體 54
3.3　半導體設備 55
3.4　半導體測量 56
3.5　集成電路設計與制造的橋梁——掩膜版 60
第4章　集成電路工藝概述 62
4.1　Fab的分區 62
4.2　典型CMOS工藝流程 63
4.3　集成電路工藝里的“加”“減”“乘”“除” 75

第2篇 集成電路工藝中的“加法”
第5章　氧化 78
5.1　二氧化矽的結構與性質 78
5.1.1　二氧化矽的結構 78
5.1.2　二氧化矽的物理性質 79
5.1.3　二氧化矽的化學性質 80
5.2　氧化工藝 81
5.2.1　氧化生長機制 81
5.2.2　幹氧氧化 82
5.2.3　水汽氧化 84
5.2.4　濕氧氧化 86
5.2.5　影響氧化速率的因素 86
5.3　二氧化矽的應用 87
5.3.1　器件保護與表面鈍化 87
5.3.2　器件隔離 87
5.3.3　柵氧電介質 89
5.3.4　摻雜阻擋 89
5.3.5　金屬層間介質層 90
5.3.6　氧化矽的其他應用 90
5.3.7　氧化矽的應用總結 91
5.4　氧化設備 92
5.4.1　臥式爐 92
5.4.2　立式爐 93
5.4.3　快速熱處理（RTP）設備 94
5.5　氧化質量檢查及故障排除 96
5.5.1　氧化質量檢查 96
5.5.2　氧化故障排除 98
第6章　化學氣相澱積 99
6.1　薄膜澱積概述 99
6.2　化學氣相澱積工藝 102
6.2.1　CVD工藝概述 102
6.2.2　CVD澱積系統 104
6.2.3　APCVD 105
6.2.4　LPCVD 107
6.2.5　PECVD 110
6.2.6　HDPCVD 111
6.2.7　CVD過程中的摻雜 112
6.3　介質及其性能 113
6.3.1　介電常數k 113
6.3.2　低k材料 114
6.3.3　超低k材料 115
6.3.4　高k材料 116
6.4　外延 118
6.4.1　外延概述 118
6.4.2　氣相外延 （VPE） 119
6.4.3　分子束外延（MBE） 120
6.4.4　金屬有機CVD（MOCVD） 120
6.5　CVD薄膜質量影響因素及故障排除 121
6.5.1　CVD薄膜質量影響因素 121
6.5.2　CVD故障檢查及排除 121
6.5.3　顆粒清除 122
第7章　物理法沈積薄膜 124
7.1　集成電路工藝中的金屬 124
7.1.1　鋁 125
7.1.2　鋁銅合金 126
7.1.3　銅 127
7.1.4　矽化物 128
7.1.5　金屬填充塞 129
7.1.6　阻擋層金屬 129
7.2　金屬澱積工藝 130
7.2.1　蒸發 130
7.2.2　濺射 131
7.2.3　金屬CVD 134
7.2.4　銅電鍍 134
7.3　旋塗 135
7.4　鋁互連工藝流程 135
7.5　銅互連工藝流程 136
7.5.1　單大馬士革工藝 136
7.5.2　雙大馬士革工藝 138
7.6　金屬薄膜的質量檢查及故障排除 138
第8章　擴散 139
8.1　擴散原理 139
8.2　擴散工藝步驟 142
8.3　擴散應用 145
第9章　離子注入 146
9.1　離子注入工藝 146
9.2　離子注入機 148
9.3　離子注入中的溝道效應 149
9.4　離子注入的應用 150
9.5　離子注入後的質量測量 152
9.6　離子注入中的安全問題 154

第3篇 集成電路工藝中的“減法”
第10章　清洗矽片 156
10.1　清洗目的 156
10.2　清洗矽片的標準流程 157
10.3　幹法清洗工藝 158
10.4　矽片清洗設備 159
第11章　刻蝕 160
11.1　刻蝕概述 160
11.1.1　刻蝕原理 160
11.1.2　刻蝕分類 160
11.1.3　刻蝕參數 162
11.2　濕法刻蝕 164
11.3　幹法刻蝕 165
11.3.1　幹法刻蝕概述 165
11.3.2　二氧化矽的幹法刻蝕 167
11.3.3　多晶矽的幹法刻蝕 167
11.3.4　氮化矽的幹法刻蝕 169
11.3.5　金屬的幹法刻蝕 169
11.3.6　光刻膠的幹法刻蝕 171
11.3.7　幹法刻蝕終點檢測 171
11.4　刻蝕質量檢查 172
第12章　化學機械拋光 173
12.1　平坦化概述 173
12.2　傳統平坦化工藝 174
12.3　化學機械拋光 175
12.3.1　CMP機理 175
12.3.2　CMP優缺點 177
12.3.3　CMP主要參數 177
12.3.4　CMP設備組成 178
12.3.5　CMP終點檢測 179
12.3.6　CMP後清洗 180
12.4　CMP應用 181

第4篇 集成電路工藝中的“乘法”
第13章　離子注入退火 184
13.1　摻雜離子注入之後的退火 184
13.2　離子注入制備SOI時的退火 186
13.3　制備高k介質時的退火 188
13.4　退火方式 188
第14章　回流 191
14.1　PSG回流 191
14.2　BPSG回流 192
第15章　制備合金 195
15.1　制備多晶矽金屬矽化物（polycide） 195
15.2　制備自對準金屬矽化物（salicide） 196
15.2.1　制備Ti矽化物 197
15.2.2　制備Co矽化物 198
15.2.3　制備NiPt矽化物 199
15.3　自對準矽化物阻擋層（SAB）技術 199

第5篇 集成電路工藝中的“除法”
第16章　深紫外（DUV）光刻 202
16.1　光刻概述 202
16.1.1　光刻原理 202
16.1.2　光刻參數 204
16.1.3　光刻成本 204
16.2　光刻工藝流程 205
16.3　氣相成底膜處理 209
16.4　旋塗光刻膠 210
16.4.1　光刻膠的組成 210
16.4.2　光刻膠的特性 211
16.4.3　對光刻膠的要求 212
16.4.4　光刻膠的塗敷 212
16.5　軟烘 213
16.6　對準曝光 214
16.6.1　光刻光源 214
16.6.2　曝光關鍵參數 216
16.6.3　相移掩膜技術 218
16.6.4　光學臨近修正 219
16.6.5　浸沒式光刻技術 220
16.7　曝光後烘焙 220
16.8　顯影 222
16.9　堅膜烘焙 223
16.10　圖案檢查 224
16.11　光刻設備 224
16.11.1　接觸式光刻機 225
16.11.2　接近式光刻機 225
16.11.3　掃描投影光刻機 226
16.11.4　分步重覆光刻機 226
16.11.5　步進掃描光刻機 227
16.12　硬掩膜技術 228
16.13　雙重圖案曝光與多重圖案曝光技術 229
16.14　光刻質量檢查 230
16.14.1　光刻膠質量檢查 230
16.14.2　對準和曝光質量檢查 231
16.14.3　顯影質量檢查 232
16.15　光刻安全 234
第17章　極紫外（EUV）光刻 235
17.1　EUV光刻原理 235
17.2　EUV光刻優點 236
17.3　EUV光刻面臨的挑戰 237
17.4　EUV光刻設備 239
17.5　EUV光刻技術展望 241
第18章　納米壓印——下一代光刻技術 243
18.1　納米壓印技術的原理 243
18.2　納米壓印技術的發展 245
18.3　納米壓印技術的應用 249
18.4　納米壓印設備 250
第19章　其他光刻技術 252
19.1　電子束光刻技術 252
19.2　離子束光刻技術 253
19.3　X射線光刻技術 254
19.4　定向自組裝技術 255

第6篇 未來的集成電路工藝
第20章　集成電路工藝發展趨勢 258
20.1　未來集成電路的應用領域 258
20.2　未來的集成電路工藝發展趨勢 258
第21章　集成電路產業中的“卡脖子”問題 264
21.1　集成電路制造領域 264
21.2　集成電路設計領域 265

附錄 267
參考文獻 272