人工智能芯片設計

目 錄

第1章 導論 1
1.1 半導體芯片技術概論 1
1.2 集成半導體器件技術 5
1.3 工藝技術與設計規則 8
1.3.1 簡介 8
1.3.2 CMOS工藝 8
1.3.3 設計規則 10
習題 13
第2章 數字集成電路設計 14
2.1 CMOS電路設計 14
2.1.1 CMOS反相器設計 14
2.1.2 CMOS組合邏輯電路設計 15
2.2 時序電路設計 17
2.2.1 概述 17
2.2.2 靜態元件 20
2.2.3 動態元件 24
習題 28
第3章 數字集成電路系統設計 29
3.1 數字芯片設計策略 29
3.1.1 引言 29
3.1.2 數字芯片設計的基本策略 30
3.1.3 數字芯片設計的流程 30
3.1.4 數字芯片設計的優化技術 31
3.1.5 數字芯片設計的發展趨勢 32
3.2 互連線設計 33
3.2.1 互連線設計概述 33
3.2.2 互連參數 34
3.2.3 互連線模型 37
3.2.4 SPICE模型 45
3.2.5 小結 46
3.3 系統中的時序問題 46
3.3.1 基本時序概念 46
3.3.2 時序路徑 50
3.3.3 時序約束 51
3.3.4 靜態時序分析 62
3.4 運算功能塊設計 64
3.4.1 數據通路 64
3.4.2 運算單元 69
3.5 存儲器和陣列結構 90
3.5.1 存儲器簡介 90
3.5.2 SRAM 92
3.5.3 行電路 101
3.5.4 列電路 105
第4章 人工智能與深度學習 110
4.1 人工智能 110
4.2 深度學習 112
4.3 捲積神經網絡 113
4.3.1 捲積神經網絡的算法特徵 113
4.3.2 捲積神經網絡的層級結構 116
4.3.3 捲積神經網絡加速運算 117
第5章 人工智能芯片簡介 124
5.1 人工智能芯片的定義 124
5.2 人工智能芯片的發展歷史 124
5.3 人工智能芯片的分類 125
5.3.1 基於應用領域的分類 125
5.3.2 基於計算架構的分類 125
5.4 人工智能芯片的應用 127
5.4.1 人工智能芯片在電腦視覺領域的應用 127
5.4.2 人工智能芯片在自然語言處理領域的應用 129
5.4.3 人工智能芯片在語音識別領域的應用 130
5.4.4 人工智能芯片在嵌入式系統領域的應用 130
5.4.5 人工智能芯片在醫療健康領域的應用 131
5.5 總結 132
5.5.1 人工智能芯片的發展和應用前景 132
5.5.2 發展人工智能芯片的挑戰和機遇 132
第6章 人工智能芯片數據流設計 134
6.1 捲積神經網絡模型分析 134
6.2 塊浮點數設計 137
6.2.1 浮點數量化分析 137
6.2.2 塊浮點數結構設計 138
6.2.3 無偏差溢出數據處理 140
6.3 捲積神經網絡數據量化算法 141
6.3.1 輕量級塊劃分模式 141
6.3.2 低位塊浮點數設計 144
6.3.3 面向硬件加速器的塊浮點數據流結構 145
6.3.4 四階誤差分析模型 147
6.4 捲積神經網絡稀疏化算法 149
6.4.1 捲積層稀疏化算法 150
6.4.2 全連接層稀疏化算法 153
6.4.3 捲積神經網絡整體稀疏化算法 156
6.5 基於Low-Rank特性的加速算法 158
6.5.1 捲積神經網絡的Low-Rank特性 158
6.5.2 基於Low-Rank的捲積層加速方案 162
6.5.3 基於奇異值分解的全連接層加速方案 165
6.5.4 總體加速方案 166
6.5.5 實驗結果與分析 168
習題 173
第7章 人工智能芯片架構設計 175
7.1 捲積神經網絡加速器整體設計 175
7.1.1 加速器設計分析 175
7.1.2 加速器系統架構 179
7.1.3 硬件架構運行機理 181
7.2 加速器系統控制策略 182
7.2.1 基於循環分塊的捲積運算策略 182
7.2.2 存算並行與流水控制 184
7.3 捲積層加速器設計 186
7.3.1 捲積加速器整體設計 186
7.3.2 混合計算分析 187
7.3.3 混合算術捲積引擎設計 188
7.3.4 片上存儲系統設計 190
7.3.5 稀疏化捲積計算調度系統 192
7.4 全連接層加速器設計 194
7.4.1 全連接層存儲方案 194
7.4.2 計算單元設計 195
7.5 存儲管理單元 195
7.5.1 存儲管理單元的重要性 196
7.5.2 存儲管理單元架構設計 197
7.5.3 系統帶寬需求分析 205
7.5.4 緩存設計和其他模塊的協調工作 206
7.5.5 緩存設計比較 207
習題 209
附錄A 211
參考文獻 212