基於 Quartus Prime 的數字系統 Verilog HDL 設計實例詳解, 3/e
周潤景
- 出版商: 電子工業
- 出版日期: 2018-10-01
- 定價: $594
- 售價: 5.0 折 $297
- 語言: 簡體中文
- 頁數: 472
- 裝訂: 平裝
- ISBN: 7121348985
- ISBN-13: 9787121348983
-
相關分類:
Verilog
-
其他版本:
基於Quartus Prime的數字系統Verilog HDL設計實例詳解(第4版)
買這商品的人也買了...
-
$480$432 -
$520$411 -
$480$432 -
$780$663 -
$350$298 -
$300$240 -
$560$476 -
$500$395 -
$356Visual C++ 項目開發全程實錄(第3版)
-
$480$379 -
$320$250 -
$534$507 -
$550$468 -
$229FPGA / CPLD 邊練邊學 — 快速入門 Verilog / VHDL, 2/e
-
$380$342 -
$288$274 -
$281FPGA/CPLD 應用技術 (Verilog語言版), 2/e
-
$600$468 -
$480$432 -
$880$695 -
$880$695 -
$520$411 -
$600$510 -
$800$784 -
$774$735
相關主題
商品描述
本書以語法與實例結合的方式來講解可編程邏輯器件的設計方法,軟件開發平臺為Altera公司的Quartus Prime 16.1 FPGA/CPLD設計軟件。本書由淺入深地介紹了利用Quartus Prime進行數字系統開發的設計流程、設計思想和設計技巧。書中的例子非常豐富,既有簡單的數字邏輯電路實例,也有復雜的數字系統設計實例。