基於 Quartus Prime 的數字系統 Verilog HDL 設計實例詳解, 3/e

周潤景

買這商品的人也買了...

相關主題

商品描述

本書以語法與實例結合的方式來講解可編程邏輯器件的設計方法,軟件開發平臺為Altera公司的Quartus Prime 16.1 FPGA/CPLD設計軟件。本書由淺入深地介紹了利用Quartus Prime進行數字系統開發的設計流程、設計思想和設計技巧。書中的例子非常豐富,既有簡單的數字邏輯電路實例,也有復雜的數字系統設計實例。