買這商品的人也買了...
-
$281SystemVerilog 驗證 -
圖解電磁學, 2/e$320$288 -
CMOS 數位積體電路分析與設計, 4/e (Kang: CMOS Digital Integrated Circuits Analysis and Design, 4/e) (授權經銷版)$720$684 -
$484國外電子與通信教材系列 : Verilog HDL 高級數字設計, 2/e (Advanced Digital Design with the Verilog HDL, 2/e) -
RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design (Paperback)$4,230$4,019 -
芯片驗證漫游指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
Perl 學習手冊, 7/e (Learning Perl, 7/e)$680$537 -
$199Verilog HDL 入門, 3/e -
圖解 TCP/IP 網路通訊協定 (涵蓋IPv6)(2021修訂版)$620$489 -
UVM 實戰$474$450 -
Verilog HDL 設計實用教程$354$336 -
$301詳解 FPGA：人工智能時代的驅動引擎 -
$621CMOS 模擬與混合信號集成電路設計：創新與實戰 -
計算機病毒學$648$616 -
敏捷硬件開發語言 Chisel 與數字系統設計$414$393 -
Verilog 高級數字系統設計技術與實例分析$654$621 -
SoC 設計方法與實現, 4/e$479$455 -
芯片驗證調試手冊 -- 驗證疑難點工作錦囊$414$393 -
System Verilog 驗證：測試平臺編寫指南, 3/e (SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e)$588$559 -
$421CPU 眼裡的 C/C++ -
集成電路設計 — 模擬、版圖、綜合、驗證及實踐$570$542 -
數字電路設計與驗證快速入門 — Verilog + SystemVerilog$594$564 -
跟 NVIDIA 學深度學習！從基本神經網路到 ......、GPT、BERT...，紮穩機器視覺與大型語言模型 (LLM) 的建模基礎$880$695 -
Xilinx Zynq 系列 SoC 嵌入式系統應用與人工智能實現：基於 Arm 多核處理器和 Vivado 的設計方法$1,188$1,129 -
$398ASIC 設計與綜合：使用 Verilog 進行 RTL 設計
商品描述
本書深入地探討了Verilog編程，分為七個部分：設計原則、語言特性、書寫文檔、高級設計、時鐘和復位、驗證之路、其他介紹。本書對這些部分做了重點的探討：Verilog編碼風格、Verilog-2001的新特性、簡潔高效的編程、容易出錯的語言元素、可配置設計、時鐘生成、復位設計、驗證方法等。另外，本書還對SystemVerilog做了簡單的介紹。
作者簡介
魏家明編著的《Verilog編程藝術(EDA精品智匯 館)》深入地探討了Verilog編程，分為七個部分：設 計原則、語言特性、書寫文檔、高級設計、時鐘和覆 位、驗證之路、其他介紹。本書對這些部分做了重點 的探討：Verilog編碼風格、Verilog-2001的新特性 、簡潔高效的編程、容易出錯的語言元素、可配置設 計、時鐘生成、覆位設計、驗證方法等。另外，本書 還對SystemVerilog做了簡單的介紹。 《Verilog編程藝術(EDA精品智匯館)》適合具有 一定Verilog基礎的人閱讀，可作為ASIC開發人員和 管理人員的參考書，也可作為電子類專業研究生的參 考書，可以進一步提高讀者的Verilog編程能力。
目錄大綱
第一部分 設計原則
第1章 美的設計
1.1 美學觀點
1.2 美是修養
1.3 專業術語
第2章 高效之道
第3章 組織管理
第4章 使用工具
第5章 編碼風格
第二部分 語言特性
第6章 Verilog特性
第7章 常數
第8章 數據類型
第9章 表達式
第10章 賦值操作
第11章 門級和開關級模型
第12章 用戶定義原語
第13章 行為模型
第14章 case語句
第15章 task和function
第16章 調度和賦值
第17章 層次結構
第18章 系統任務和函數
第19章 編譯指令
第20章 Specify塊
第21章 時序檢查
第22章 反標SDF
第23章 編程語言接口
第24章 綜合指令
第三部分 書寫文檔
第25章 書寫文檔
第26章 GPIO應用文檔
第27章 GPIO設計文檔
第四部分 高級設計
第28章 使用IP
第29章 代碼優化
第30章 狀態機設計
第31章 可配置設計
第32章 可測性設計
第五部分 時鐘和覆位
第33章 異步時序
第34章 時鐘生成
第35章 時鐘例子
第36章 覆位設計
第六部分 驗證之路
第37章 驗證之路
第七部分 其他介紹
第38章 SystemVerilog特性
參考文獻
關於版權
