買這商品的人也買了...
-
$281SystemVerilog 驗證
-
$320$288 -
$720$684 -
$484國外電子與通信教材系列 : Verilog HDL 高級數字設計, 2/e (Advanced Digital Design with the Verilog HDL, 2/e)
-
$4,230$4,019 -
$594$564 -
$680$476 -
$594$564 -
$199Verilog HDL 入門, 3/e
-
$594$564 -
$620$465 -
$474$450 -
$354$336 -
$354$336 -
$270$257 -
$714$678 -
$648$616 -
$648$616 -
$654$621 -
$479$455 -
$414$393 -
$588$559 -
$570$542 -
$594$564 -
$398ASIC 設計與綜合:使用 Verilog 進行 RTL 設計
相關主題
商品描述
本書深入地探討了Verilog編程,分為七個部分:設計原則、語言特性、書寫文檔、高級設計、時鐘和復位、驗證之路、其他介紹。本書對這些部分做了重點的探討:Verilog編碼風格、Verilog-2001的新特性、簡潔高效的編程、容易出錯的語言元素、可配置設計、時鐘生成、復位設計、驗證方法等。另外,本書還對SystemVerilog做了簡單的介紹。