芯片安全導論
董晨 劉西蒙 郭文忠
買這商品的人也買了...
-
$1,760$1,672 -
$300$270 -
$1,188$1,129 -
$1,260$1,134 -
$520$411 -
$449網絡運維管理從基礎到實戰
-
$594$564 -
$780$616 -
$774$735 -
$594$564 -
$400$360 -
$600$474 -
$330$314 -
$534$507 -
$398ASIC設計與綜合:使用Verilog進行RTL設計
-
$468$445 -
$834$792
相關主題
商品描述
本書系統地介紹了網絡物理系統中常見芯片所面臨的安全威脅,涵蓋集成電路、生物芯片、人工智能芯片等常見芯片架構,並從安全角度出發介紹了已有的安全防範技術,包括知識產權保護、硬件木馬預防及檢測等。硬件是網絡物理系統的基礎,芯片是其核心部件,芯片安全對整個網絡空間安全來說至關重要。本書內容系統、技術新穎,不僅包括作者原創科研成果,還囊括其他學者的前沿研究成果。本書在芯片基本知識的基礎上,就現今較先進的研究成果進行歸納總結,對芯片安全領域的學習及研究有重要的啟發意義。
本書的讀者對象主要是網絡空間安全、電腦科學、人工智能、微電子等信息類相關專業的高年級本科生及研究生。本書可以作為高等院校相關專業的教學參考書,也可以作為芯片及安全類興趣愛好者及研究人員的閱讀用書。
作者簡介
董晨,福州大学计算机与大数据学院信息安全与网络工程系副主任。主要从事集成电路、生物芯片、人工智能芯片的设计及安全研究,同时也关注多机器人系统、人工智能及安全、大数据等方面的研究。
刘西蒙,福州大学研究员、博士生导师,福州大学数学与计算机科学学院院长助理,系统信息安全福建省高校重点实验室主任,福建省知联会理事,福建省“闽江学者”特聘教授,福州大学“旗山学者”(海外计划),福建省引进高层次人才(C类),IEEE/ACM/CCF会员。主要从事密态计算、密态机器学习、大数据隐私保护、区块链,可搜索加密、公钥密码学应用等方面的研究工作;先后主持和参与国家自然科学基金项目5项(含重点项目一项);已在国内外期刊、会议上发表SCI/EI学术论文250余篇,Google被引3300余次;申请国家发明专利4项。
郭文忠,福州大学教授、博士生导师,CCF高级会员,ACM会员,数学与计算机科学学院院长助理兼信息安全与网络工程系主任,福建省网络计算与智能信息处理重点实验室主任,福州大学新一代网络技术研究所所长,福建省“网络计算与网络内容分析”高校创新团队方向带头人,兼任福建省人工智能学会理事、副秘书长,中国计算机学会青年计算机科技论坛厦门分论坛学术委员。福建省杰出青年科学基金获得者。 主要从事计算智能的基础理论研究及其在计算机网络中的应用研究。近年来,主持包括国家自然科学基金在内的近10项科研项目,参与包括国家自然科学基金、国家科技部产学研项目以及国家863计划子课题等在内的20多项科研项目,研究成果得到国内外同行专家的高度评价,获2013年福建省科学技术进步二等奖、2008年福建省科学技术进步三等奖和福州大学高等教育教学成果一等奖各1项,并申请发明专利8项,获授权软件著作权6项。在国内外学术期刊发表学术论文180多篇,在国际会议上发表学术论文50多篇,其中SCI收录20篇,EI收录71篇。
目錄大綱
第 1章 集成電路基礎 1
1.1 集成電路製作過程 1
1.1.1 集成電路設計 1
1.1.2 集成電路製造 16
1.1.3 集成電路封測 22
1.2 集成電路類型 24
1.2.1 現場可編程門陣列 25
1.2.2 專用集成電路 27
1.2.3 片上系統 28
1.2.4 片上網絡 29
1.2.5 射頻集成電路 31
1.3 集成電路工作環境 34
1.3.1 高溫環境 34
1.3.2 低溫環境 35
1.3.3 海洋環境 35
1.3.4 太空環境 36
參考文獻 36
第 2章 集成電路安全風險 38
2.1 集成電路中的硬件木馬 38
2.1.1 集成電路硬件木馬簡介 39
2.1.2 集成電路硬件木馬結構 40
2.2 硬件木馬檢測技術 41
2.2.1 側通道分析 42
2.2.2 邏輯檢測 58
2.2.3 靜態檢測 62
2.2.4 逆向工程 75
參考文獻 83
第3章 集成電路知識產權保護 85
3.1 知識產權核 85
3.1.1 知識產權核結構 85
3.1.2 知識產權核分類 85
3.1.3 知識產權核的應用 86
3.2 基於物理結構的保護 93
3.2.1 物理不可克隆函數 94
3.2.2 空白填充 97
3.2.3 電路偽裝 98
3.2.4 分割生產 101
3.3 基於邏輯功能的保護法 104
參考文獻 107
第4章 集成電路可靠性問題 110
4.1 設計環節上的可靠性問題 110
4.1.1 靜電放電 111
4.1.2 集成電路互連引線電遷移 115
4.1.3 電磁輻射乾擾 117
4.2 製造環節上的可靠性問題 117
4.2.1 製造工藝引起的可靠性問題 117
4.2.2 製造環境引起的可靠性問題 118
4.2.3 製造污染引起的可靠性問題 118
4.3 封裝環節的可靠性問題 120
4.3.1 封裝缺陷問題 121
4.3.2 封裝失效問題 123
4.4 測試環節的可靠性問題 123
4.4.1 可測性設計內容 124
4.4.2 可測性設計優缺點 127
4.5 使用壽命引起的可靠性問題 127
4.5.1 負偏壓溫度不穩定性問題 128
4.5.2 熱載流子註入問題 128
參考文獻 129
第5章 生物芯片基礎 130
5.1 生物芯片的結構 130
5.1.1 數字微流控生物芯片 131
5.1.2 微電極點陣列 132
5.1.3 連續微流控生物芯片 133
5.1.4 完全可編程閥陣列 135
5.2 生物芯片製作過程 138
5.2.1 DMFB設計流程 138
5.2.2 MEDA合成流程 141
5.2.3 CMFB合成流程 142
5.2.4 FPVA設計流程 145
5.3 生物芯片工作原理 145
5.3.1 介質電潤濕 146
5.3.2 基於CMFB的控制原理 148
5.4 生物芯片的應用 151
5.4.1 生化檢測 153
5.4.2 免疫學檢測 154
5.4.3 分子檢測 155
5.4.4 其他檢測方法 156
參考文獻 156
第6章 生物芯片安全風險 160
6.1 攻擊手段 160
6.1.1 影子攻擊 160
6.1.2 篡改樣品濃度攻擊與篡改校準曲線攻擊 162
6.1.3 參數攻擊與污染攻擊 165
6.1.4 轉置攻擊、隧道攻擊和老化攻擊 166
6.1.5 逆向工程攻擊與硬件木馬攻擊 168
6.2 威脅效果 179
6.2.1 拒絕服務 179
6.2.2 功能篡改 180
6.2.3 試劑污染 180
6.2.4 設計盜版 180
6.2.5 讀數偽造 180
6.2.6 信息泄露 180
6.2.7 惡意老化 181
參考文獻 181
第7章 生物芯片安全技術 182
7.1 隨機檢測點技術 182
7.1.1 均勻概率採樣 183
7.1.2 偏移概率函數 183
7.1.3 靜態放置 184
7.1.4 靜態檢測點的時間隨機化 185
7.1.5 局部化檢測方法 185
7.2 知識產權保護技術 186
7.2.1 偽裝技術 186
7.2.2 混淆 187
7.2.3 基於微流體的多路選擇器 189
7.2.4 新的物理不可克隆函數 190
7.2.5 全面的安全系統 193
7.2.6 鎖定生化協議 196
7.2.7 水印技術 198
7.2.8 MEDA的保護技術 199
7.3 未來研究的趨勢與挑戰 201
7.3.1 新材料 202
7.3.2 新架構 203
7.3.3 新環境 203
參考文獻 204
第8章 生物芯片可靠性問題 207
8.1 設計與製造缺陷 207
8.1.1 DMFB的典型缺陷 207
8.1.2 CMFB的典型缺陷 208
8.1.3 MEDA的典型缺陷 209
8.1.4 FPVA的典型缺陷 210
8.2 故障恢復 210
8.2.1 DMFB的故障恢復 210
8.2.2 CMFB的故障恢復 211
8.2.3 MEDA的故障恢復 212
8.2.4 FPVA的故障恢復 213
8.3 錯誤恢復 214
8.3.1 DMFB的錯誤恢復 214
8.3.2 CMFB的錯誤恢復 216
8.3.3 MEDA的錯誤恢復 216
8.3.4 FPVA的錯誤恢復 219
參考文獻 221
第9章 人工智能芯片基礎 223
9.1 人工智能芯片結構 223
9.1.1 基於GPU結構 223
9.1.2 基於FPGA結構 224
9.1.3 基於ASIC結構 225
9.1.4 基於神經擬態結構 225
9.2 人工智能芯片的製作過程 233
9.2.1 設計階段 233
9.2.2 製造階段 234
9.2.3 測試階段 239
9.3 人工智能芯片的工作環境 239
參考文獻 240
第 10章 人工智能芯片安全風險 242
10.1 人工智能芯片硬件木馬介紹 242
10.2 人工智能芯片硬件木馬結構 244
10.2.1 基於非易失性存儲器的硬件木馬 245
10.2.2 基於RRAM的神經形態系統的硬件木馬 250
10.2.3 基於傳統存儲器的硬件木馬 250
參考文獻 253
第 11章 人工智能芯片硬件木馬檢測技術 255
11.1 基於非易失性存儲器的硬件木馬檢測技術 255
11.2 神經形態硬件木馬檢測技術 256
11.3 神經網絡木馬檢測技術 258
參考文獻 259
第 12章 人工智能芯片知識產權保護 260
12.1 知識產權核結構 260
12.2 基於邏輯的混合加密保護法 265
參考文獻 268