SystemVerilog 數字集成電路功能驗證
王旭
買這商品的人也買了...
-
$594$564 -
$286Vivado 從此開始 (進階篇)
-
$680$646 -
$474$450 -
$354$336 -
$446芯片設計 CMOS 模擬集成電路版圖設計與驗證 : 基於 Cadence IC 617
-
$648$616 -
$810$770 -
$479$455 -
$980$647 -
$414$393 -
$594$564 -
$774$735 -
$414$393 -
$750$593 -
$1,280$845 -
$570$542 -
$594$564 -
$403$379 -
$352AI Agent:AI的下一個風口
-
$390$371 -
$564UVM 芯片驗證技術案例集
-
$300$270 -
$780$616 -
$1,200$948
相關主題
商品描述
本書講解了 SystemVerilog 的基本語法和工作原理,同時結合了 UVM 驗證方法學中的驗證技術知識。講述的內容主要包括:基本數據類型、接口、類、隨機化、約束、進程同步、功能覆蓋和 DPI 技術。書中使用了約 270 個完整實例,詳細說明瞭每個知識點在實際項目中的應用。最後使用學過的驗證技術搭建一個基於SystemVerilog 的簡單驗證平臺。書中還介紹了 UVM 中的一些關鍵技術,主要包括:繼承和派生,拷貝函數、單例類、測試登記表、代理類和工廠機制。為接下來系統學習 UVM 驗證方法學打下堅實的基礎。
作者簡介
王旭,从事数字集成电路方面的教学和研发,目前在学校主要讲述集成电路验证的课程、在企业作为兼职顾问,负责为企业研发的芯片指定验证方案、验证计划。