AI處理器硬件架構設計

推薦語
前言
第1章 AI處理器概述
1.1 神經網絡基礎
1.1.1 捲積神經網絡簡介
1.1.2 殘差神經網絡簡介
1.1.3 Transformer網絡簡介
1.2 應用場景及其硬件需求介紹
1.2.1 圖像識別場景簡介
1.2.2 自動駕駛場景簡介
1.2.3 自然語言生成場景簡介
1.3 硬件加速平臺介紹
1.3.1 GPU簡介
1.3.2 DSA簡介
第2章 AI處理器指令集設計
2.1 標量指令集設計
2.2 向量指令集設計
2.2.1 寄存器設計
2.2.2 算術邏輯類指令設計
2.2.3 規約類指令設計
2.2.4 重排列類指令設計
2.2.5 數制轉換類指令設計
2.2.6 訪存類指令設計
2.3 矩陣運算指令設計
2.4 DMA描述符設計
第3章 AI處理器架構設計
3.1 AI處理器架構概述
3.1.1 VLIW+SIMD架構設計
3.1.2 超標量+SIMD架構設計
3.1.3 SIMT架構設計
3.2 向量運算和矩陣運算的融合層級
3.2.1 寄存器級融合
3.2.2 存儲器級融合
3.3 向量處理單元架構選型
3.3.1 Memory直連型向量處理單元設計
3.3.2 基於VRF的向量處理單元設計
3.4 標量流水線和向量矩陣流水線的位置關系
3.4.1 並行流水線結構設計
3.4.2 串行流水線結構設計
3.5 AI處理器整體架構設計
第4章 向量處理單元設計
4.1 向量處理單元整體架構設計
4.2 向量指令發射設計
4.2.1 順序發射設計
4.2.2 亂序發射設計
4.3 浮點運算單元設計
4.3.1 IEEE 754協議介紹
4.3.2 浮點加法器設計
4.3.3 浮點乘法器設計
4.3.4 浮點除法器設計
4.3.5 浮點運算的融合
4.4 跨通道跨切片處理單元設計
4.4.1 規約類指令的硬件實現
4.4.2 壓縮類指令的硬件實現
4.4.3 排序類指令的硬件實現
4.5 超越函數類指令的硬件實現
4.5.1 CORDIC算法介紹
4.5.2 分段線性逼近實現
4.5.3 分段查表結合多項式運算實現
第5章 矩陣處理單元設計
5.1 矩陣乘法的硬件映射
5.2 數據流設計
5.2.1 輸出固定數據流設計
5.2.2 權重固定數據流設計
5.2.3 輸入固定數據流設計
5.3 脈動陣列的結構及計算流程
5.4 脈動陣列的優化
5.4.1 列間廣播設計
5.4.2 行間累加融合設計
5.5 定點MAC單元設計
5.5.1 定點乘法器設計
5.5.2 定點MAC單元微架構設計
5.6 浮點MAC單元設計
第6章 標量處理單元設計
6.1 前端設計
6.1.1 指令提取單元設計
6.1.2 分支預測單元設計
6.1.3 指令譯碼單元與指令發射單元設計
6.2 執行單元設計
6.2.1 執行單元流水線設計
6.2.2 典型功能單元的微架構實現
6.3 訪存單元設計
6.3.1 數據緩存子系統概述
6.3.2 訪存單元微架構設計
第7章 數據搬運單元設計
7.1 數據搬運單元整體架構設計
7.2 多維傳輸任務的解析
7.2.1 多維傳輸介紹
7.2.2 不同維度傳輸的歸一化設計
7.3 AXI總線接口設計
7.4 在線填充引擎設計
7.5 在線排序引擎設計
7.6 在線轉置引擎設計
第8章 存儲系統設計
8.1 AI處理器中的存儲器設計
8.2 存儲器中Bank的劃分方式
8.2.1 Bank間地址交織方式
8.2.2 Bank劃分粒度介紹
8.3 向量存儲器設計
8.4 GatherScatter引擎設計
8.5 存儲系統的物理實現
第9章 AI處理器設計實例
9.1 HiPU硬件架構和指令集綜述
9.1.1 核心組件設計
9.1.2 存儲層次結構設計
9.1.3 指令集設計
9.2 HiPU微架構與流水線設計
9.3 HiPU數據平面與計算陣列設計
參考文獻