處理器架構設計(基於高層次綜合的RISC-V實現) Guide to Computer Processor Architecture: A Risc-V Approach, with High-Level Synthesis
Goossens, Bernard
- 出版商: 機械工業
- 出版日期: 2025-03-01
- 定價: $1,074
- 售價: 8.5 折 $913
- 語言: 簡體中文
- 頁數: 341
- ISBN: 711177292X
- ISBN-13: 9787111772927
-
相關分類:
RISC-V
- 此書翻譯自: Guide to Computer Processor Architecture: A Risc-V Approach, with High-Level Synthesis
下單後立即進貨 (約4週~6週)
相關主題
商品描述
本書是一本非常實用的計算機體系結構入門書，所基於的RISC-V指令集架構是一種開源的機器語言，有望成為主流的設計語言。本書旨在指導讀者動手設計RISC-V處理器，實現不同的處理器組織，如普通流水線、多周期操作流水線、多線程、多核等。在每一步的實現環節，都給出開源的C++HLS代碼，可以在基於FPGA的開發板上進行集成和測試。本書從設計的角度介紹計算機體系結構，既涵蓋足夠的理論知識，又提供豐富的實驗資源，既可作為面向本科生的計算機體系結構入門教程，又可作為面向FPGA工程師的高層次綜合和RISC-V的實戰指南。
作者簡介
伯納德·古森斯 法國佩皮尼昂大學理學院教授，研究領域包括處理器微架構、計算機系統等。著有Architecture et micro-architecture des processeurs(Springer，2002)法語。
目錄大綱
譯者序
前言
致謝
第一部分 單核處理器
第1章 FPGA及高層次綜合概述
1.1 FPGA中可放置的硬件
1.2 查找表：一種存儲真值表的硬件
1.3 組合LUT
1.4 FPGA的結構
1.5 FPGA編程
參考文獻
第2章 Vitis_HLS、Vivado和Vitis IDE工具的設置和使用
2.1 獲取硬件
2.2 獲取軟件：Xilinx Vitis工具
2.3 在Vitis軟件中安裝開發板的定義
2.4 安裝圖書資源
2.5 使用軟件
2.5.1 創建項目
2.5.2 創建IP
2.5.3 模擬IP
2.5.4 綜合IP
2.6 使用Vivado創建設計
2.7 加載IP並使用Vitis運行FPGA
參考文獻
第3章 RISC-V工具的安裝和使用
3.1 安裝RISC-V工具鏈和模擬器/調試器
3.1.1 安裝RISC-V工具鏈
3.1.2 spike模擬器
3.1.3 為基於RISC-V FPGA的處理器構建可執行代碼
3.2 使用GDB進行調試
3.2.1 安裝GDB
3.2.2 安裝OpenOCD
3.2.3 定義與spike模擬器兼容的鏈接器描述文件
3.2.4 使用鏈接器描述文件進行編譯
3.2.5 為OpenOCD定義spike配置文件
3.2.6 連接spike、OpenOCD和GDB
3.2.7 調試過程
3.3 使用GDB調試覆雜代碼
第4章 RISC-V體系結構
4.1 RISC-V指令集體系結構
4.1.1 RV32I寄存器和RISC-V應用程序二進制接口
4.1.2 RV32I指令
4.1.3 RV32I指令格式
4.1.4 匯編語法
4.2 代碼示例
4.2.1 表達式
4.2.2 測試
4.2.3 循環
4.2.4 函數調用
參考文獻
第5章 構建具有“取指”“譯碼”和“執行”功能的處理器
5.1 HLS編程的一般概念
5.1.1 關鍵路徑
5.1.2 使用更多的計算來減少關鍵路徑
5.1.3 並行執行
5.2 基本的處理器執行時間公式
……
第二部分 多核處理器
縮略詞
