半導體儲存裝置與電路 Semiconductor Memory Devices and Circuits

譯者序
前言
致謝
作者簡介
第1章 半導體記憶體技術概述
1.1 記憶體層次結構介紹
1.1.1 澤級數據爆炸
1.1.2 儲存子系統中的記憶體層次結構
1.2 半導體記憶體產業
1.3 儲存陣列結構介紹
1.3.1 通用儲存陣列結構圖
1.3.2 儲存單元尺寸與等效位元面積
1.3.3 儲存陣列的面積效率
1.3.4 外圍電路：譯碼器、多工器和驅動器
1.3.5 外圍電路：靈敏放大器
1.4 工業界的技術發展趨勢
1.4.1 摩爾定律與邏輯電路微縮趨勢
1.4.2 製程節點的定義與整合密度的測量標準
1.5 邏輯電晶體的製程演變
參考文獻
第2章 靜態隨機存取記憶體（SRAM）
2.1 6T SRAM單元操作
2.1.1 SRAM陣列和6T單元
2.1.2 保持、讀取和寫入的原理
2.2 SRAM穩定性分析
2.2.1 靜態噪音容限
2.2.2 N曲線
2.2.3 動態噪音容限
2.2.4 讀與寫的輔助方案
2.3 SRAM的漏電流
2.3.1 電晶體的亞閾值電流
2.3.2 降低SRAM的漏電流
2.4 漲落與可靠性
2.4.1 電晶體本徵參數波動及其對SRAM穩定性的影響
2.4.2 時變可靠性問題及其對SRAM穩定性的影響
2.4.3 輻射效應造成的軟錯誤
2.5 SRAM版圖與微縮趨勢
2.5.1 6T單元版圖
2.5.2 SRAM微縮趨勢
2.6 基於FinFET的SRAM
2.6.1 FinFET技術
2.6.2 FinFET時代SRAM的微縮
參考文獻
第3章 動態隨機存取記憶體（DRAM）
3.1 DRAM概述
3.1.1 DRAM子系統層次結構
3.1.2 DRAM I/O接口
3.2 1T1C DRAM單元操作
3.2.1 1T1C單元的工作原理
3.2.2 電荷共享和感應
3.2.3 DRAM的漏電流與刷新
3.3 DRAM工藝
3.3.1 溝槽電容和堆疊電容
3.3.2 DRAM陣列結構
3.3.3 DRAM版圖
3.4 DRAM微縮趨勢
3.4.1 微縮挑戰
3.4.2 單元電容
3.4.3 互連線
3.4.4 單元選通電晶體
3.5 3D堆疊DRAM
3.5.1 TSV技術與異構集成
3.5.2 高頻寬記憶體（HBM）
3.6 嵌入式DRAM
3.6.1 1T1C嵌入式DRAM
3.6.2 無電容嵌入式DRAM
參考文獻
第4章 快閃記憶體（Flash）
4.1 Flash概述
4.1.1 Flash的歷史
4.1.2 Flash的應用場景
4.2 Flash的裝置原理
4.2.1 浮柵電晶體的工作原理
4.2.2 浮柵電晶體的電容模型
4.2.3 浮柵電晶體的擦寫機制
4.2.4 嵌入式Flash的源端注入
4.3 Flash的陣列結構
4.3.1 NOR陣列
4.3.2 NAND陣列
4.3.3 Flash陣列的外圍高壓電路
4.3.4 NAND Flash的編譯器
4.3.5 NOR和NAND的對比
4.4 多比特Flash單元
4.4.1 多比特Flash單元的基本原理
4.4.2 增量步進脈衝編程（ISPP）
4.5 Flash的可靠性
4.5.1 Flash的擦寫壽命
4.5.2 Flash的保持特性
4.5.3 Flash的單元幹擾
4.5.4 可靠性問題之間的折衷方案
4.6 Flash微縮的挑戰
4.6.1 單元間串擾
4.6.2 電子數量減少問題
4.7 3D NAND Flash
4.7.1 電荷俘獲型電晶體的工作原理
4.7.2 低成本的3D整合方法
4.7.3 3D NAND製造中的問題
4.7.4 第一代3D NAND晶片
4.7.5 3D NAND的最新發展趨勢
參考文獻
第5章 新型非揮發性記憶體
5.1 新型非揮發性記憶體概述
5.1.1 新型非揮發性記憶體總覽
5.1.2 1T1R陣列
5.1.3 交叉陣列和選通器
5.2 相變記憶體（PCM）
5.2.1 PCM元件機理
5.2.2 PCM的可靠性
5.2.3 PCM陣列集成
5.2.4 3D X-point
5.3 阻變隨機存取記憶體（RRAM）
5.3.1 RRAM元件機理
5.3.2 RRAM的可靠性
5.3.3 RRAM陣列集成
5.4 磁性隨機存取記憶體（MRAM）
5.4.1 MTJ裝置機理
5.4.2 場轉變MRAM
5.4.3 STT-MRAM
5.4.4 SOT-MRAM
5.5 鐵電記憶體
5.5.1 鐵電器件機理
5.5.2 1T1C FeRAM
5.5.3 FeFET
5.6 存算一體（CIM）
5.6.1 CIM原理
5.6.2 突觸器件屬性
5.6.3 CIM原型晶片
參考文獻
附錄 名詞對照表