買這商品的人也買了...
-
芯片驗證漫游指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
UVM 實戰$474$450 -
Verilog HDL 數字系統設計與驗證 — 以太網交換機案例分析$354$336 -
$446芯片設計 CMOS 模擬集成電路版圖設計與驗證 : 基於 Cadence IC 617 -
CMOS 集成電路 EDA 技術, 2/e$654$621 -
AI 證券投資分析：探索超額報酬 ─ 使用 Excel 實作【暢銷回饋版】$650$507 -
自動駕駛算法與芯片設計$648$616 -
SoC 設計方法與實現, 4/e$479$455 -
WebGL 建構網頁中的 3D遊戲 從基礎渲染原理、光影到應用$980$833 -
芯片驗證調試手冊 -- 驗證疑難點工作錦囊$414$393 -
AI量化投資$1,128$1,072 -
完全 OS 核心精修 - 熟稔 Windows API 高級篇$1,280$1,011 -
AI 加速器架構設計與實現圖書$594$564 -
最強 AI 投資分析：打造自己的股市顧問機器人，股票趨勢分析×年報解讀×選股推薦×風險管理$750$593 -
一本精通 - AI 繪圖奧義$720$569 -
萬顆 GPU 的訓練 - 分散式機器學習 — 系統工程與實戰$1,280$1,011 -
集成電路設計 — 模擬、版圖、綜合、驗證及實踐$570$542 -
數字電路設計與驗證快速入門 — Verilog + SystemVerilog$594$564 -
SystemVerilog 數字集成電路功能驗證$479$455 -
汽車電子硬件設計$894$849 -
$352AI Agent：AI的下一個風口 -
從CPU到SoC的設計與實現 ：基於高雲雲源軟件和FPGA硬件平臺$474$450 -
無料 AI：ChatGPT + Gemini + Claude + Copilot + Coze + PlaygroundAI + Ideogram + Stylar + Faceswapper + Suno + Stable Audio + D-ID + Runway + Sora + Gamma-「文字、繪圖、動漫、視覺、音樂、影片、簡報」創意無限 (第二版)$680$537 -
CPU 架構三雄鼎立 - RISC-V 處理器架構及驗證精練$780$616 -
自動駕駛的大腦 - 車載晶片技術開發及詳解$1,200$948
相關主題
商品描述
本書聚焦於數字片上系統(SoC)設計領域，從數字集成電路的發展歷程與基礎知識入手，
首先介紹了硬件描述語言Verilog HDL的設計規則和核心EDA工具VIVADO與Design Compiler的使用方法，
隨後詳細討論了數字SoC設計、驗證過程中的關鍵技術，並對難點問題進行了歸納和總結。
此外，本書提供了多個數字SoC設計、驗證的實際案例，
循序漸進地向讀者展示了數字SoC從規劃、設計、仿真、驗證再到綜合實現的全流程。
本書內容由淺入深，能使讀者深刻了解數字SoC設計過程和基本方法，
既適合作為微電子與集成電路專業的高年級本科生及從事數字SoC領域研究的研究生的教材，
又可為從事相關技術的初期從業人員提供技術參考。
目錄大綱
前1言
第章數字集成電路與SoC介紹1
1.1數字集成電路技術1
1.1.1數字集成電路技術的發展歷史1
1.1.2數字集成電路技術基礎3
1.2SoC21
1.2.1SoC技術簡介21
1.2.2SoC設計流程24
1.2.3兩種SoC設計流程實例25
第2章數字SoC的設計基礎29
2.1硬件描述語言29
2.1.1硬件描述語言與軟件編程語言的區別29
2.1.2硬件描述語言的發展歷史30
2.1.3Verilog HDL的可重複性30
2.1.4硬件抽象級的模型類型31
2.2Verilog HDL基本語法31
2.2.1模塊的基本概念31
2.2.2常量及其數據類型32
2.2.3變量及其數據類型34
2.2.4運算符及表達式35
2.2.5塊語句42
2.2.6賦值語句43
2.2.7結構語句44
2.2.8條件語句和循環語句45
2.2.9testbench的編寫48
2.3Verilog HDL與數字電路50
2.3.1數字電路的類型50
2.3.2Verilog HDL的可綜合與不可綜合51
2.3.3組合邏輯電路的Verilog HDL實例52
2.3.4時序邏輯電路的Verilog HDL實例53
2.3.5狀態機的Verilog HDL實例55
第3章FPGA開發工具——VIVADO基礎入門59
3.1FPGA與VIVADO基本介紹59
3.1.1FPGA基礎原理介紹59
3.1.2以Xilinx7系列為例的FPGA 內部結構簡介60
3.1.3VIVADO操作界面簡介67
3.2VIVADO中的仿真72
3.2.1仿真的含義72
3.2.2仿真的分類72
3.3VIVADO中的綜合基礎72
3.3.1綜合的含義72
3.3.2綜合策略介紹73
3.4VIVADO中的實現基礎77
3.4.1實現的含義77
3.4.2實現的過程簡介78
3.5VIVADO中的約束管理81
3.5.1約束的含義81
3.5.2創建約束的兩種方式82
3.6VIVADO中的IP核86
3.6.1IP核的概念86
3.6.2IP核的分類86
3.7VIVADO示例——並行乘法器設計、仿真、綜合及其IP核的定制與調用89
3.7.1四位二進制並行乘法器設計原理89
3.7.2四位並行乘法器代碼編寫以及分析90
3.7.3仿真設計文件代碼編寫92
3.7.4在VIVADO軟件中進行乘法器設計92
3.7.5在VIVADO軟件中進行仿真操作100
3.7.6在VIVADO軟件中進行綜合操作107
3.7.7並行乘法器IP核的定制108
3.7.8並行乘法器IP核的調用115
3.8VIVADO示例——全流程實現基於7Z-Lite開發板的流水燈功能119
3.8.1流水燈代碼編寫119
3.8.2流水燈代碼的行為級仿真120
3.8.3綜合及引腳約束121
3.8.4流水燈實現過程122
3.8.5流水燈配置文件生成與下載125
第4章Design Compiler的使用127
4.1Design Compiler介紹127
4.1.1ASIC全流程127
4.1.2Design Compiler流程概述128
4.1.3Design Compiler配置129
4.2Synopsys工藝庫使用133
4.2.1什麼是工藝庫133
4.2.2庫的結構134
4.2.3庫類135
4.2.4庫級屬性135
4.2.5環境描述137
4.2.6單元描述142
4.2.7延時模型與計算143
4.3設計與環境約束145
4.3.1環境約束145
4.3.2設計約束149
4.3.3時鐘約束154
4.3.4綜合示例156
4.4優化設計159
4.4.1DC的兩種綜合模式159
4.4.2DC自動優化的三大階段160
4.4.3結構級優化161
4.4.4邏輯級優化164
4.4.5門級優化166
4.4.6多個實例解析167
4.4.7編譯設計167
4.4.8層次劃分169
4.4.9優化時鐘網絡171
4.4.10優化面積172
第5章高級數字SoC設計與驗證173
5.1時鐘域173
5.1.1時鐘域的基本概念173
5.1.2同步與異步174
5.1.3門控時鐘180
5.1.4跨時鐘域184
5.1.5非理想時鐘194
5.2靜態時序分析196
5.2.1靜態時序分析基本概念196
5.2.2靜態時序分析相關參數197
5.2.3時序路徑201
5.2.4關鍵參數計算202
5.2.5時序違例的修復方法202
5.2.6FPGA時序分析206
5.3數字SoC驗證211
5.3.1驗證的基本概念211
5.3.2UVM驗證方法學212
5.3.3驗證的策略219
5.3.4驗證的方法225
5.3.5驗證的評估227
5.3.6驗證案例228
第6章基於FPGA的數字SoC設計243
6.1設計需求243
6.2設計方案243
6.2.1SoC整體架構243
6.2.2串口簡介244
6.2.3AMBA總線簡介250
6.2.4ARM Cortex-M0+微處理器簡介261
6.3系統設計265
6.3.1系統硬件搭建265
6.3.2C語言控製程序編寫268
6.4功能仿真271
6.4.1UART模塊仿真271
6.4.2掛載於APB的UART模塊仿真278
6.4.3基於Cortex-M0+的SoC仿真278
6.5SoC綜合與佈局佈線281
第7章AES加密模塊設計285
7.1AES算法簡介285
7.1.1AES加密算法原理285
7.1.2AES加密模塊算法實現288
7.2AES算法硬件加速模塊設計292
7.2.1整體接口設計292
7.2.2頂層模塊設計293
7.2.3輸入模塊接口設計295
7.2.4輸入模塊狀態機設計295
7.2.5加密核模塊接口設計298
7.2.6加密核模塊299
7.2.7輸出模塊接口設計305
7.2.8輸出模塊設計305
7.3AES算法硬件加速模塊仿真307
7.3.1Testbench編寫307
7.3.2ModelSim仿真308
7.3.3仿真結果分析315
7.3.4ModelSim仿真中可能出現的問題316
7.3.5其他ModelSim常用操作318
7.4AES算法硬件加速模塊綜合319
7.4.1腳本文件介紹319
7.4.2設計文件修改324
7.4.3Design Compiler綜合操作325
7.4.4綜合結果分析329
參考文獻334
