用於集成電路仿真和設計的 FinFET 建模 — 基於 BSIM-CMG 標準
Yogesh Singh Chauhan 陳鋮穎,張宏怡,荊有波譯
- 出版商: 機械工業
- 出版日期: 2020-10-01
- 售價: $594
- 貴賓價: 9.5 折 $564
- 語言: 簡體中文
- 頁數: 504
- 裝訂: 平裝
- ISBN: 7111659813
- ISBN-13: 9787111659815
-
相關分類:
微電子學 Microelectronics
- 此書翻譯自: FinFET Modeling for IC Simulation and Design: Using the BSIM-CMG Standard (Hardcover)
立即出貨
買這商品的人也買了...
-
$360$353 -
$1,860$1,823 -
$580$568 -
$500$390 -
$408$388 -
$594$564 -
$1,188$1,129 -
$480$408 -
$857模擬集成電路設計精粹
-
$446芯片設計 CMOS 模擬集成電路版圖設計與驗證 : 基於 Cadence IC 617
-
$474$450 -
$500硅基射頻器件的建模與參數提取
-
$516CMOS 模擬集成電路版圖設計 : 基礎、方法與驗證
-
$564CMOS 模擬與混合信號集成電路設計:創新與實戰
-
$474$450 -
$1,134$1,077 -
$654$621 -
$714$678 -
$594$564 -
$654$621 -
$594$564 -
$834$792 -
$556芯片設計 — CMOS 模擬集成電路設計與仿真實例 : 基於 Cadence IC 617
-
$620$608 -
$450$428
相關主題
商品描述
隨著集成電路工藝特徵尺寸進入28nm以下節點,傳統的平面MOSFET結構已不再適用,
新型的三維晶體管(FinFET)結構逐漸成為摩爾定律得以延續的重要保證。
本書從三維結構的原理、物理效應入手,詳細討論了FinFET緊湊模型(BSIM-CMG)產生的背景、
原理、參數以及實現方法;同時討論了在模擬和射頻集成電路設計中所採用的仿真模型。
本書避開了繁雜的公式推導,而進行了更為直接的機理分析,力求使得讀者從工藝、器件層面理解BSIM-CMG的特點和使用方法。
本書可以作為微電子學與固體電子學、電子信息工程等專業高年級本科生、
研究生的專業教材和教師參考用書,也可以作為工程師進行集成電路仿真的FinFET模型手冊。
目錄大綱
譯者序
原書前言
章FinFET——從器件概念到標準的緊湊模型1
1.121世紀MOSFET短溝道效應產生的原因1
1.2薄體MOSFET理論3
1.3FinFET和一條新的MOSFET縮放路徑3
1.4超薄體場效應晶體管4
1.5FinFET緊湊模型——FinFET工藝與集成電路設計的橋樑5
1.6個標準緊湊模型BSIM簡史6
1.7核心模型和實際器件模型7
1.8符合工業界標準的FinFET緊湊模型9
參考文獻10
第2章基於模擬和射頻應用的緊湊模型11
2.1概述11
2.2重要的緊湊模型指標12
2.3模擬電路指標12
2.3.1靜態工作點12
2.3.2幾何尺寸縮放16
2.3.3變量模型17
2.3.4本徵電壓增益19
2.3.5速度:單位增益頻率24
2.3.6噪聲27
2.3.7線性度和對稱性28
2.3.8對稱性35
2.4射頻電路指標36
2.4.1二端口參數36
2.4.2速度需求38
2.4.3非準靜態模型46
2.4.4噪聲47
2.4.5線性度53
2.5總結57
參考文獻57
第3章FinFET核心模型59
3.1雙柵FinFET的核心模型60
3.2統一的FinFET緊湊模型67
第3章附錄詳細的表面電動勢模型72
3A.1連續啟動函數73
3A.2四次修正迭代:實現和評估75
參考文獻80
第4章溝道電流和實際器件效應83
4.1概述83
4.2閾值電壓滾降83
4.3亞閾值斜率退化89
4.4量子力學中的Vth校正90
4.5垂直場遷移率退化91
4.6漏極飽和電壓Vdsat92
4.6.1非本徵示例(RDSMOD=1和2)92
4.6.2本徵示例(RDSMOD=0)94
4.7速度飽和模型97
4.8量子效應98
4.8.1有效寬度模型99
4.8.2有效氧化層厚度/有效電容101
4.8.3電荷質心累積計算101
4.9橫向非均勻摻雜模型102
4.10體FinFET的體效應模型(BULKMOD=1)102
4.11輸出電阻模型102
4.11.1溝道長度調製103
4.11.2漏致勢壘降低105
4.12溝道電流106
參考文獻106
第5章洩漏電流108
5.1弱反型電流109
5.2柵致源極洩漏及柵致漏極洩漏110
5.2.1BSIM-CMG中的柵致漏極洩漏/柵致源極洩漏公式112
5.3柵極氧化層隧穿113
5.3.1BSIM-CMG中的柵極氧化層隧穿公式113
5.3.2在耗盡區和反型區中的柵極-體隧穿電流114
5.3.3積累中的柵極-體隧穿電流115
5.3.4反型中的柵極-溝道隧穿電流117
5.3.5柵極-源/漏極隧穿電流118
5.4碰撞電離119
參考文獻120
第6章電荷、電容和非準靜態效應121
6.1終端電荷121
6.1.1柵極電荷121
6.1.2漏極電荷123
6.1.3源極電荷124
6.2跨容124
6.3非準靜態效應模型126
6.3.1弛豫時間近似模型126
6.3.2溝道誘導柵極電阻模型128
6.3.3電荷分段模型128
參考文獻132
第7章寄生電阻和電容133
7.1FinFET器件結構和符號定義134
7.2FinFET中與幾何尺寸有關的源/漏極電阻建模137
7.2.1接觸電阻137
7.2.2擴散電阻139
7.2.3擴展電阻142
7.3寄生電阻模型驗證143
7.3.1TCAD仿真設置144
7.3.2器件優化145
7.3.3源/漏極電阻提取146
7.3.4討論150
7.4寄生電阻模型的應用考慮151
7.4.1物理參數152
7.4.2電阻分量152
7.5柵極電阻模型153
7.6FinFET寄生電容模型153
7.6.1寄生電容分量之間的聯繫153
7.6.2二維邊緣電容的推導154
7.7三維結構中FinFET邊緣電容建模:CGEOMOD=2160
7.8寄生電容模型驗證161
7.9總結165
參考文獻166
第8章噪聲168
8.1概述168
8.2熱噪聲168
8.3閃爍噪聲170
8.4其他噪聲分量173
8.5總結174
參考文獻174
第9章結二極管IV和CV模型175
9.1結二極管電流模型176
9.1.1反偏附加洩漏模型179
9.2結二極管電荷/電容模型181
9.2.1反偏模型182
9.2.2正偏模型183
參考文獻186
0章緊湊模型的基準測試187
10.1漸近正確性原理187
10.2基準測試188
10.2.1弱反型區和強反型區的物理行為驗證188
10.2.2對稱性測試191
10.2.3緊湊模型中電容的互易性測試194
10.2.4自熱效應模型測試194
10.2.5熱噪聲模型測試196
參考文獻196
1章BSIM-CMG模型參數提取197
11.1參數提取背景197
11.2BSIM-CMG模型參數提取策略198
11.3總結206
參考文獻206
2章溫度特性208
12.1半導體特性208
12.1.1帶隙問題特性208
12.1.2NC、Vbi和ΦB的溫度特性209
12.1.3本徵載流子濃度的溫度特性209
12.2閾值電壓的溫度特性209
12.2.1漏致勢壘降低的溫度特性210
12.2.2體效應的溫度特性210
12.2.3亞閾值擺幅210
12.3遷移率的溫度特性210
12.4速度飽和的溫度特性211
12.4.1非飽和效應的溫度特性211
12.5洩漏電流的溫度特性212
12.5.1柵極電流212
12.5.2柵致漏/源極洩漏212
12.5.3碰撞電離212
12.6寄生源/漏極電阻的溫度特性212
12.7源/漏極二極管的溫度特性213
12.7.1直接電流模型213
12.7.2電容215
12.7.3陷阱輔助隧穿電流215
12.8自熱效應217
12.9驗證範圍218
12.10測量數據的模型驗證218
參考文獻220
附錄221
附錄A參數列表221
A.1模型控制器221
A.2器件參數222
A.3工藝參數223
A.4基本模型參數224
幾何相關寄生參數235
A.6溫度相關性和自熱參數236
A.7變量模型參數238