集成電路製造工藝與工程應用

溫德通

集成電路製造工藝與工程應用
  • 出版商: 機械工業
  • 出版日期: 2018-08-01
  • 定價: $594
  • 售價: 8.5 折 $505
  • 語言: 簡體中文
  • 頁數: 200
  • 裝訂: 平裝
  • ISBN: 711159830X
  • ISBN-13: 9787111598305
  • 相關分類: 半導體、微電子學 Microelectronics

    • 立即出貨 (庫存 < 4)

買這商品的人也買了...

相關主題

商品描述

本書以實際應用為出發點，對集成電路製造的主流工藝技術進行了逐一介紹，例如應變矽技術、HKMG技術、SOI技術和FinFET技術，然後從工藝整合的角度，通過圖文對照的形式對典型工藝進行介紹，例如隔離技術的發展、硬掩膜版工藝技術、LDD工藝技術、Salicide工藝技術、ESD IMP工藝技術、AL和Cu金屬互連。然後把這些工藝技術應用於實際工藝流程中，通過實例讓讀者能快速的掌握具體工藝技術的實際應用。
本書旨在向從事半導體行業的朋友介紹半導體工藝技術，給業內人士提供簡單易懂並且與實際應用相結合的參考書。本書也可供微電子學與集成電路專業的學生和教師閱讀參考。

作者簡介

溫德通，IC高級設計工程師。畢業於西安電子科技大學微電子學院，曾供職於中芯國際和晶門科技公司，現就職於華為海思。先後負責工藝製程整合、集成電路工藝製程、器件、閂鎖效應和ESD電路設計等方面的工作。

目錄大綱

專家推薦
寫作緣由與編寫過程
致謝
第1章 引言
1.1崛起的CMOS工藝制程技術
1.1.1 雙極型工藝制程技術簡介
1.1.2 PMOS工藝制程技術簡介
1.1.3 NMOS工藝制程技術簡介
1.1.4 CMOS工藝制程技術簡介
1.2 特殊工藝制程技術
1.2.1 BiCMOS工藝制程技術簡介
1.2.2 BCD工藝制程技術簡介
1.2.3 HV- CMOS工藝制程技術簡介
1.3 MOS積體電路的發展歷史
1.4 MOS器件的發展和面臨的挑戰
參考文獻
 
第2章 先進工藝制程技術
2.1 應變矽工藝技術
2.1.1 應變矽技術的概況
2.1.2 應變矽技術的物理機理
2.1.3 源漏嵌入SiC應變技術
2.1.4 源漏嵌入SiGe應變技術
2.1.5 應力記憶技術
2.1.6 接觸刻蝕阻擋層應變技術
2.2 HKMG工藝技術
2.2.1 柵介質層的發展和面臨的挑戰
2.2.2 襯底量子效應
2.2.3 多晶矽柵耗盡效應
2.2.4 等效柵氧化層厚度
2.2.5 柵直接隧穿漏電流
2.2.6 高介電常數介質層
2.2.7 HKMG工藝技術
2.2.8 金屬嵌入多晶矽柵工藝技術
2.2.9 金屬替代柵極工藝技術
2.3 SOI工藝技術
2.3.1 SOS技術
2.3.2 SOI技術
2.3.3 PD- SOI
2.3.4 FD- SOI
2.4 FinFET和UTB-SOI工藝技術
2.4.1 FinFET的發展概況
2.4.2 FinFET和UTB- SOI的原理
2.4.3 FinFET工藝技術
參考文獻
 
第3章 工藝集成
3.1 隔離技術
3.1.1 pn結隔離技術
3.1.2 LOCOS（矽局部氧化）隔離技術
3.1.3 STI（淺溝槽）隔離技術
3.1.4 LOD效應
3.2 硬掩膜版工藝技術
3.2.1 硬掩膜版工藝技術簡介
3.2.2 硬掩膜版工藝技術的工程應用
3.3 漏致勢壘降低效應和溝道離子注入
3.3.1 漏致勢壘降低效應
3.3.2 暈環離子注入
3.3.3 淺源漏結深
3.3.4 倒摻雜阱
3.3.5 阱鄰近效應
3.3.6 反短溝道效應
3.4 熱載流子注入效應和輕摻雜漏（LDD）工藝技術
3.4.1 熱載流子注入效應簡介
3.4.2 雙擴散漏（DDD）和輕摻雜漏（LDD）工藝技術
3.4.3 側牆（Spacer Sidewall）工藝技術
3.4.4 輕摻雜漏離子注入和側牆工藝技術的工程應用
3.5 金屬矽化物技術
3.5.1 Polycide工藝技術
3.5.2 Salicide工藝技術
3.5.3 SAB工藝技術
3.5.4 SAB和Salicide工藝技術的工程應用
3.6 靜電放電離子注入技術
3.6.1 靜電放電離子注入技術
3.6.2 靜電放電離子注入技術的工程應用
3.7 金屬互連技術
3.7.1 接觸孔和通孔金屬填充
3.7.2 鋁金屬互連
3.7.3 銅金屬互連
3.7.4 阻擋層金屬
參考文獻
 
第4章 工藝制程整合
4.1 亞微米CMOS前段工藝制程技術流程
4.1.1 襯底製備
4.1.2 雙阱工藝
4.1.3 有源區工藝
4.1.4 LOCOS隔離工藝
4.1.5 閾值電壓離子注入工藝
4.1.6 柵氧化層工藝
4.1.7 多晶矽柵工藝
4.1.8 輕摻雜漏（LDD）離子注入工藝
4.1.9 側牆工藝
4.1.10 源漏離子注入工藝
4.2 亞微米CMOS後段工藝制程技術流程
4.2.1 ILD工藝
4.2.2 接觸孔工藝
4.2.3 金屬層1工藝
4.2.4 IMD1工藝
4.2.5 通孔1工藝
4.2.6 金屬電容（MIM）工藝
4.2.7 金屬2工藝
4.2.8 IMD2工藝
4.2.9 通孔2工藝
4.2.10 頂層金屬工藝
4.2.11 鈍化層工藝
4.3 深亞微米CMOS前段工藝技術流程
4.3.1 襯底製備
4.3.2 有源區工藝
4.3.3 STI隔離工藝
4.3.4 雙阱工藝
4.3.5 柵氧化層工藝
4.3.6 多晶矽柵工藝
4.3.7 輕摻雜漏（LDD）離子注入工藝
4.3.8 側牆工藝
4.3.9 源漏離子注入工藝
4.3.10 HRP工藝
4.3.11 Salicide工藝
4.4 深亞微米CMOS後段工藝技術
4.5 納米CMOS前段工藝技術流程
4.6 納米CMOS後段工藝技術流程
4.6.1 ILD工藝
4.6.2 接觸孔工藝
4.6.3 IMD1工藝
4.6.4 金屬層1工藝
4.6.5 IMD2工藝 1
4.6.6 通孔1和金屬層2工藝
4.6.7 IMD3工藝
4.6.8 通孔2和金屬層3工藝 
4.6.9 IMD4工藝
4.6.10 頂層金屬Al工藝
4.6.11 鈍化層工藝、
參考文獻
 
第5章 晶圓接受測試（WAT）
5.1 WAT概述
5.1.1 WAT簡介
5.1.2 WAT測試類型
5.2 MOS參數的測試條件
5.2.1 閾值電壓 V t 的測試條件
5.2.2 飽和電流 I dsat 的測試條件
5.2.3 漏電流 I off 的測試條件
5.2.4 源漏擊穿電壓 BVD的測試條件
5.2.5 襯底電流 I sub 的測試條件
5.3 柵氧化層參數的測試條件
5.3.1 電容 C gox 的測試條件
5.3.2 電性厚度 T gox 的測試條件
5.3.3 擊穿電壓 BV gox 的測試條件
5.4 寄生MOS參數測試條件
5.5 pn結參數的測試條件
5.5.1 電容 C jun 的測試條件
5.5.2 擊穿電壓 BV jun 的測試條件
5.6 方塊電阻的測試條件
5.6.1 NW方塊電阻的測試條件
5.6.2 PW方塊電阻的測試條件
5.6.3 Poly方塊電阻的測試條件
5.6.4 AA方塊電阻的測試條件
5.6.5 金屬方塊電阻的測試條件
5.7 接觸電阻的測試條件
5.7.1 AA接觸電阻的測試條件
5.7.2 Poly接觸電阻的測試條件
5.7.3 金屬通孔接觸電阻的測試條件
5.8 隔離的測試條件
5.8.1 AA隔離的測試條件
5.8.2 Poly隔離的測試條件
5.8.3 金屬隔離的測試條件
5.9 電容的測試條件
5.9.1 電容的測試條件
5.9.2 電容擊穿電壓的測試條件
 
後記

類似商品