CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (Frontiers in Electronic Testing)
暫譯: 納米尺度技術中的CMOS SRAM電路設計與參數測試：流程感知的SRAM設計與測試（電子測試前沿）
Andrei Pavlov, Manoj Sachdev
買這商品的人也買了...
相關主題
商品描述
The monograph will be dedicated to SRAM (memory) design and test issues in nano-scaled technologies by adapting the cell design and chip design considerations to the growing process variations with associated test issues. Purpose: provide process-aware solutions for SRAM design and test challenges.
商品描述(中文翻譯)
本專著將專注於在奈米尺度技術中，針對 SRAM（靜態隨機存取記憶體）設計和測試問題，調整單元設計和晶片設計考量，以應對日益增長的製程變異及相關的測試問題。目的：提供針對 SRAM 設計和測試挑戰的製程感知解決方案。
