Modern Receiver Front-Ends: Systems, Circuits, and Integration
暫譯: 現代接收器前端：系統、電路與整合

Joy Laskar, Babak Matinpour, Sudipto Chakraborty

Modern Receiver Front-Ends: Systems, Circuits, and Integration
  • 出版商: Wiley
  • 出版日期: 2004-02-13
  • 售價: $5,840
  • 貴賓價: 9.5 折 $5,548
  • 語言: 英文
  • 頁數: 240
  • 裝訂: Hardcover
  • ISBN: 0471225916
  • ISBN-13: 9780471225911

    • 海外代購書籍(需單獨結帳)

買這商品的人也買了...

相關主題

商品描述

Description:

Architectures BABAK MATINPOUR and JOY LASKAR
* Describes the actual implementation of receiver architectures from the initial design to an IC-based product
* Presents many tricks-of-the-trade not usually covered in textbooks
* Covers a range of practical issues including semiconductor technology selection, cost versus performance, yield, packaging, prototype development, testing, and analysis
* Discusses architectures that are employed in modern broadband wireless systems

 

Table of Contents:

Preface.

Acknowledgments.

1 INTRODUCTION.

1.1 Current State of the Art.

2 RECEIVER SYSTEM DESIGN.

2.1 Frequency Planning.

2.1.1 Blockers.

2.1.2 Spurs and Desensing.

2.1.3 Transmitter Leakage.

2.1.4 LO Leakage and Interference.

2.1.5 Image.

2.1.6 Half IF.

2.2 Link Budget Analysis.

2.2.1 Linearity.

2.2.2 Noise.

2.2.3 Signal-to-Noise Ratio.

2.2.4 Receiver Gain.

2.3 Propagation Effects.

2.3.1 Path Loss.

2.3.2 Multipath and Fading.

2.3.3 Equalization.

2.3.4 Diversity.

2.3.5 Coding.

2.4 Interface Planning.

2.5 Conclusion.

3 REVIEW OF RECEIVER ARCHITECTURES.

3.1 Heterodyne Receivers.

3.2 Image Reject Receivers.

3.2.1 Hartley Architecture.

3.2.2 Weaver Architecture.

3.3 Zero IF Receivers.

3.4 Low IF Receivers.

3.5 I ssues in Direct Conversion Receivers.

3.5.1 Noise.

3.5.2 LO Leakage and Radiation.

3.5.3 Phase and Amplitude Imbalance.

3.5.4 DC Offset.

3.5.5 Intermodulations.

3.6 Architecture Comparison and Trade-off.

3.7 Conclusion.

4 SILICON-BASED RECEIVER DESIGN.

4.1 Receiver Architecture and Design.

4.1.1 System Description and Calculations.

4.1.2 Basics of OFDM.

4.1.3 System Architectures.

4.1.4 System Calculations.

4.2 Circuit Design.

4.2.1 SiGe BiCMOS Process Technology.

4.2.2 LNA.

4.2.3 Mixer.

4.2.4 Frequency Divider.

4.3 Receiver Design Steps.

4.3.1 Design and Integration of Building Blocks.

4.3.2 DC Conditions.

4.3.3 Scattering Parameters.

4.3.4 Small-Signal Performance.

4.3.5 Transient Performance.

4.3.6 Noise Performance.

4.3.7 Linearity Performance.

4.3.8 Parasitic Effects.

4.3.9 Process Variation.

4.3.10 50-Ω and Non-50-Ω Receivers.

4.4 Layout Considerations.

4.5 Characterization of Receiver Front-Ends.

4.5.1 DC Test.

4.5.2 Functionality Test.

4.5.3 S-Parameter Test.

4.5.4 Conversion Gain Test.

4.5.5 Linearity Test.

4.5.6 Noise Figure Test.

4.5.7 I/Q Imbalance.

4.5.8 DC Offset.

4.6 Measurement Results and Discussions.

4.6.1 Close Examination of Noise Figure and I/Q Imbalance.

4.6.2 Comments on I/Q Imbalance.

4.7 Conclusion.

5 SUBHARMONIC RECEIVER DESIGNS.

5.1 Illustration of Subharmonic Techniques.

5.2 Mixing Using Antisymmetric I–V Characteristics.

5.3 Impact of Mismatch Effects.

5.4 DC Offset Cancellation Mechanisms.

5.4.1 Intrinsic DC Offset Cancellation.

5.4.2 Extrinsic DC Offset Cancellation.

5.5 Experimental Verification of DC Offset.

5.6 Waveform Shaping Before Mixing.

5.6.1 Theory and Analysis.

5.6.2 Experimental Verification on GaAs MESFET APDP.

5.6.3 Implementation in Silicon.

5.7 Design Steps for APDP-Based Receivers.

5.8 Architectural Illustration.

5.9 Fully Monolithic Receiver Design Using Passive APDP Cores.

5.9.1 Integrated Direct Conversion Receiver MMIC’s.

5.9.2 Receiver Blocks.

5.9.3 Additional Receiver Blocks.

5.10 Reconfigurable Multiband Subharmonic Front-Ends.

5.11 Conclusion.

6 ACTIVE SUBHARMONIC RECEIVER DESIGNS.

6.1 Stacking of Switching Cores.

6.1.1 Description and Principles.

6.1.2 Subharmonic Receiver Architecture.

6.2 Parallel Transistor Stacks.

6.2.1 Active Mixer.

6.2.2 Receiver Architecture.

6.2.3 Extension to Passive Mixers.

6.3 Extension to Higher-Order LO Subharmonics.

6.4 Multiple Phase Signal Generation from Oscillators.

6.5 Future Direction and Conclusion.

7 DESIGN AND INTEGRATION OF PASSIVE COMPONENTS.

7.1 System on Package (SoP).

7.1.1 Multilayer Bandpass Filter.

7.1.2 Multilayer Balun Structure.

7.1.3 Module-Integrable Antennaw.

7.1.4 Fully Integrated SoP Module.

7.2 On-Chip Inductors.

7.2.1 Inductor Modeling.

7.2.2 Inductor Parameters.

7.2.3 Application in Circuits.

7.3 Capacitors.

7.4 Differentially Driven Inductors.

7.5 Transformers.

7.5.1 Electrical Parameters.

7.5.2 Physical Construction.

7.5.3 Electrical Models.

7.5.4 Frequency Response of Transformers.

7.5.5 Step-Up/Step-Down Transformers and Circuit Applications.

7.6 On-Chip Filters.

7.6.1 Filters Using Bond Wires.

7.6.2 Active Filters.

7.7 On-Wafer Antennas.

7.8 Wafer-Level Packaging.

7.9 Conclusion.

8 DESIGN FOR INTEGRATION.

8.1 System Design Considerations.

8.1.1 I/O Counts.

8.1.2 Cross-Talk.

8.1.3 Digital Circuitry Noise.

8.2 IC Floor Plan.

8.2.1 Signal Flow and Substrate Coupling.

8.2.2 Grounding.

8.2.3 Isolation.

8.3 Packaging Considerations.

8.3.1 Package Modeling.

8.3.2 Bonding Limitation.

8.4 Conclusion.

9 FUTURE TRENDS.

9.1 CMOS Cellphones.

9.2 Multiband, Multimode Wireless Solutions.

9.3 60 GHz Subsystems in Silicon!

9.4 Interchip Communications.

9.5 Ultrawideband Communication Technology.

9.6 Diversity Techniques.

9.7 Conclusion.

Index.

商品描述(中文翻譯)

**描述：**
架構 BABAK MATINPOUR 和 JOY LASKAR
* 描述接收器架構的實際實現，從初始設計到基於 IC 的產品
* 提供許多通常不在教科書中涵蓋的行業技巧
* 涵蓋一系列實際問題，包括半導體技術選擇、成本與性能、良率、封裝、原型開發、測試和分析
* 討論在現代寬頻無線系統中使用的架構

**目錄：**
**前言。**
**致謝。**
**1 引言。**
1.1 當前技術狀態。
**2 接收器系統設計。**
2.1 頻率規劃。
2.1.1 阻塞器。
2.1.2 騷擾和去敏感。
2.1.3 發射器洩漏。
2.1.4 本振洩漏和干擾。
2.1.5 鏡像。
2.1.6 半 IF。
2.2 連接預算分析。
2.2.1 線性。
2.2.2 噪聲。
2.2.3 信噪比。
2.2.4 接收器增益。
2.3 傳播效應。
2.3.1 路徑損失。
2.3.2 多徑和衰落。
2.3.3 均衡。
2.3.4 多樣性。
2.3.5 編碼。
2.4 接口規劃。
2.5 結論。
**3 接收器架構回顧。**
3.1 外差接收器。
3.2 鏡像拒絕接收器。
3.2.1 Hartley 架構。
3.2.2 Weaver 架構。
3.3 零 IF 接收器。
3.4 低 IF 接收器。
3.5 直接轉換接收器中的問題。
3.5.1 噪聲。
3.5.2 本振洩漏和輻射。
3.5.3 相位和幅度不平衡。
3.5.4 DC 偏移。
3.5.5 互調。
3.6 架構比較和權衡。
3.7 結論。
**4 基於矽的接收器設計。**
4.1 接收器架構和設計。
4.1.1 系統描述和計算。
4.1.2 OFDM 基礎。
4.1.3 系統架構。
4.1.4 系統計算。
4.2 電路設計。
4.2.1 SiGe BiCMOS 製程技術。
4.2.2 LNA。
4.2.3 混頻器。
4.2.4 頻率分頻器。
4.3 接收器設計步驟。
4.3.1 建構模塊的設計和整合。
4.3.2 DC 條件。
4.3.3 散射參數。
4.3.4 小信號性能。
4.3.5 瞬態性能。
4.3.6 噪聲性能。
4.3.7 線性性能。
4.3.8 寄生效應。
4.3.9 製程變異。
4.3.10 50-Ω 和非 50-Ω 接收器。
4.4 佈局考量。
4.5 接收器前端的特性化。
4.5.1 DC 測試。
4.5.2 功能測試。
4.5.3 S-參數測試。
4.5.4 轉換增益測試。
4.5.5 線性測試。
4.5.6 噪聲指數測試。
4.5.7 I/Q 不平衡。
4.5.8 DC 偏移。
4.6 測量結果和討論。
4.6.1 噪聲指數和 I/Q 不平衡的詳細檢查。
4.6.2 對 I/Q 不平衡的評論。
4.7 結論。
**5 次諧波接收器設計。**
5.1 次諧波技術的說明。
5.2 使用反對稱 I–V 特性進行混頻。
5.3 不匹配效應的影響。
5.4 DC 偏移消除機制。
5.4.1 內在 DC 偏移消除。
5.4.2 外在 DC 偏移消除。
5.5 DC 偏移的實驗驗證。
5.6 混頻前的波形整形。
5.6.1 理論和分析。
5.6.2 在 GaAs MESFET APDP 上的實驗驗證。
5.6.3 在矽中的實現。
5.7 基於 APDP 的接收器設計步驟。
5.8 架構說明。
5.9 使用被動 APDP 核心的全單片接收器設計。
5.9.1 集成直接轉換接收器 MMIC。
5.9.2 接收器模塊。
5.9.3 其他接收器模塊。
5.10 可重構的多頻段次諧波前端。
5.11 結論。
**6 主動次諧波接收器設計。**
6.1 開關核心的堆疊。
6.1.1 描述和原理。
6.1.2 次諧波接收器架構。
6.2 並聯晶體管堆疊。
6.2.1 主動混頻器。
6.2.2 接收器架構。
6.2.3 擴展到被動混頻器。
6.3 擴展到高階 LO 次諧波。
6.4 從振盪器生成多相位信號。
6.5 未來方向和結論。
**7 被動元件的設計和整合。**
7.1 封裝系統 (SoP)。
7.1.1 多層帶通濾波器。
7.1.2 多層平衡變壓器結構。
7.1.3 模組可整合天線。
7.1.4 完全集成的 SoP 模組。
7.2 晶片內電感器。
7.2.1 電感器建模。
7.2.2 電感器參數。
7.2.3 在電路中的應用。
7.3 電容器。
7.4 差動驅動電感器。
7.5 變壓器。
7.5.1 電氣參數。
7.5.2 物理結構。
7.5.3 電氣模型。
7.5.4 變壓器的頻率響應。
7.5.5 升壓/降壓變壓器及其電路應用。
7.6 晶片內濾波器。
7.6.1 使用連接線的濾波器。
7.6.2 主動濾波器。
7.7 晶圓級天線。
7.8 晶圓級封裝。
7.9 結論。
**8 整合設計。**
8.1 系統設計考量。
8.1.1 I/O 數量。
8.1.2 交叉干擾。
8.1.3 數位電路噪聲。
8.2 IC 平面圖。
8.2.1 信號流和基板耦合。
8.2.2 接地。
8.2.3 隔離。
8.3 封裝考量。
8.3.1 封裝建模。
8.3.2 鍵合限制。
8.4 結論。
**9 未來趨勢。**
9.1 CMOS 手機。
9.2 多頻段、多模式無線解決方案。
9.3 矽中的 60 GHz 子系統！
9.4 晶片間通信。
9.5 超寬頻通信技術。
9.6 多樣性技術。
9.7 結論。
**索引。**

類似商品