VLSI Test Principles and Architectures: Design for Testability (Hardcover)
暫譯: VLSI 測試原則與架構:可測試性設計 (精裝版)
Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen
- 出版商: Morgan Kaufmann
- 出版日期: 2006-06-01
- 售價: $3,590
- 貴賓價: 9.5 折 $3,411
- 語言: 英文
- 頁數: 808
- 裝訂: Hardcover
- ISBN: 0123705975
- ISBN-13: 9780123705976
-
相關分類:
VLSI
-
其他版本:
VLSI Test Principles and Architectures: Design for Testability
海外代購書籍(需單獨結帳)
買這商品的人也買了...
-
$650$514 -
$800$760 -
$550$435 -
$680$646 -
$880$695 -
$540$427 -
$780$741 -
$780$663 -
$650$507 -
$550$468 -
$980$774 -
$1,200$1,176 -
$680$537 -
$780$616 -
$720$569 -
$650$553 -
$480$408 -
$1,200$948 -
$1,100$1,078 -
$299$254 -
$480$408 -
$600$480 -
$540$427 -
$590$502 -
$680$578
商品描述
Description
This book is a comprehensive guide to new DFT methods that will show the readers how to design a testable and quality product, drive down test cost, improve product quality and yield, and speed up time-to-market and time-to-volume.
Table of Contents
Chapter 1 – Introduction Chapter 2 – Design for Testability Chapter 3 – Logic and Fault Simulation Chapter 4 – Test Generation Chapter 5 – Logic Built-In Self-Test Chapter 6 – Test Compression Chapter 7 – Logic Diagnosis Chapter 8 – Memory Testing and Built-In Self-Test Chapter 9 – Memory Diagnosis and Built-In Self-Repair Chapter 10 – Boundary Scan and Core-Based Testing Chapter 11 – Analog and Mixed-Signal Testing Chapter 12 – Test Technology Trends in the Nanometer Age
商品描述(中文翻譯)
**書籍描述**
這本書是關於新型DFT(設計可測試性)方法的綜合指南,將向讀者展示如何設計一個可測試且高品質的產品,降低測試成本,提高產品質量和良率,並加快上市時間和產量。
**目錄**
第1章 – 介紹
第2章 – 設計可測試性
第3章 – 邏輯與故障模擬
第4章 – 測試生成
第5章 – 邏輯內建自測試
第6章 – 測試壓縮
第7章 – 邏輯診斷
第8章 – 記憶體測試與內建自測試
第9章 – 記憶體診斷與內建自修復
第10章 – 邊界掃描與核心基礎測試
第11章 – 類比與混合信號測試
第12章 – 奈米時代的測試技術趨勢