異步電路應用 Asynchronous Circuit Applications (Materials, Circuits and Devices)

目 錄
第1章 引言 1
1.1 異步電路概述 2
1.2 異步電路的優點 7
1.3 異步電路應用概述 9
參考文獻 10
第2章 面向動態電壓縮放的異步電路 11
2.1 簡介 11
2.2 塊級異步電路 14
2.2.1 準延遲非敏感(QDI)亞閾值自適應VDD縮放(SSAVS) 14
2.2.2 偽準延遲非敏感亞閾值自適應VDD縮放 22
2.3 門級異步電路 26
2.3.1 靈敏放大器型半緩沖器(SAHB) 26
2.3.2 設計實例：包含SAHB的64位Kogge-Stone(KS)加法器 28
2.4 結論 31
參考文獻 31
第3章 異步電路的功耗-性能配平 35
3.1 異步設計的流水線化 35
3.1.1 流水線配平 35
3.1.2 流水線的依賴性 36
3.2 並行架構及其控制方案 38
3.2.1 適用於同構平臺的DVS 39
3.2.2 流水線延遲和吞吐量檢測 39
3.2.3 流水線滿度和電壓映射 40
3.2.4 負載預測 40
3.2.5 電路的製造與測量 41
3.3 功耗-性能配平的先進方法 42
3.3.1 加入核禁用的同構平臺 43
3.3.2 異構平臺的架構 47
3.4 結論 49
參考文獻 51
第4章 面向超低電壓的異步電路 52
4.1 簡介 52
4.1.1 亞閾值操作和FDSOI工藝 52
4.1.2 歸零邏輯和多閾值歸零邏輯 53
4.2 異步與同步的設計 54
4.2.1 同步和異步(NCL)環形振盪器 54
4.2.2 同步FIR濾波器 54
4.2.3 異步(MTNCL)FIR濾波器 55
4.2.4 MTNCL異步同構並行數據處理平臺 56
4.3 物理測試方法 57
4.4 物理測試結果 58
4.4.1 同步設計 58
4.4.2 異步設計 60
4.5 結論 64
參考文獻 65
第5章 用於銜接模擬電子器件的異步電路 67
5.1 環形振盪器 67
5.2 應用實例 69
5.2.1 基於全雙工RS-485鏈路的異步串/並轉換器 69
5.2.2 全異步逐次逼近模數轉換器 71
5.3 結論 78
參考文獻 79
第6章 異步傳感 80
6.1 圖像傳感器 80
6.1.1 有幀傳感器和無幀傳感器的對比 81
6.1.2 傳統(同步)傳感器 81
6.1.3 異步脈沖像素傳感器 83
6.1.4 異步對數傳感器 86
6.2 傳感處理器 87
6.2.1 SNAP：傳感器網絡異步處理器 87
6.2.2 BitSNAP：位級傳感器網絡異步處理器 88
6.3 信號處理 88
6.3.1 連續時間DSP 89
6.3.2 異步模數轉換器 89
6.3.3 一種同步-異步混合FIR濾波器 90
6.4 結論 90
參考文獻 91
第7章 高速異步電路的設計與測試 93
7.1 自定時電路能跑多快 93
7.1.1 邏輯門延遲 94
7.1.2 邏輯門環 95
7.1.3 脈沖信號的放大 98
7.1.4 邏輯勢理論，即如何設計高速電路 101
7.1.5 7.1節的概要總結 103
7.2 鏈條-鏈節模型 103
7.2.1 通信和計算 104
7.2.2 初始化和測試 107
7.2.3 7.2節的概要總結 112
7.3 Weaver芯片：8 × 8交叉開關網絡 113
7.3.1 Weaver芯片的架構和佈局規劃 113
7.3.2 Weaver電路 119
7.3.3 測試工作 130
7.3.4 借助低速掃描鏈來測試高速性能的方法 137
7.3.5 性能指標 137
7.3.6 7.3節的概要總結 143
參考文獻 144
第8章 面向多核架構資源有效性的異步片上網絡 146
8.1 異步NoC的基礎 147
8.1.1 同頻異相架構 148
8.1.2 準同步架構 148
8.1.3 異時架構 149
8.1.4 異步架構 149
8.2 採用GALS擴展嵌入式多處理器 149
8.2.1 基於GALS的NoC架構的發展現狀 150
8.2.2 CoreVA-MPSoC架構 151
8.2.3 同頻異相路由節點的實現 152
8.2.4 異步路由節點的實現 155
8.2.5 各種GALS設計空間的探索 160
8.3 結論 165
參考文獻 165
第9章 異步現場可編程門陣列(FPGA) 169
9.1 為什麽需要異步FPGA 169
9.1.1 同步邏輯到標準FPGA的映射方法 170
9.1.2 異步邏輯到標準FPGA的映射方法 171
9.2 門級的異步FPGA 172
9.2.1 對同步/異步邏輯的支持 172
9.2.2 對純異步邏輯的支持 173
9.2.3 對異步模板的支持 174
9.3 數據流型異步FPGA 176
9.4 結論 178
參考文獻 179
第10章 面向極端溫度的異步電路 181
10.1 極端環境下的數字電路 181
10.2 高溫環境下的異步電路 183
10.2.1 高溫NCL電路方案概述 183
10.2.2 高溫NCL電路的效果 185
10.3 低溫NCL電路方案 187
10.3.1 低溫NCL電路方案概述 188
10.3.2 低溫NCL電路的效果 189
10.4 結論 192
參考文獻 192
第11章 抗輻照異步電路 193
11.1 緩解SEE的異步架構 193
11.1.1 基於NCL的抗多比特SEU和支持SEL時數據保持的架構 195
11.2 抗輻照異步NCL庫和部件設計 196
11.3 抗輻照分析 199
參考文獻 202
第12章 緩解側通道攻擊的雙軌異步邏輯設計方法 204
12.1 簡介 204
12.1.1 側通道攻擊(SCA) 204
12.1.2 SCA的雙軌邏輯解決方案 205
12.2 NCL抗SCA的能力和弱點 206
12.2.1 NCL的功耗平衡 206
12.2.2 非平衡NCL組合邏輯 207
12.2.3 NCL上的SCA 207
12.3 雙間隔子雙軌延遲非敏感邏輯(D3L) 208
12.3.1 全1間隔子 208
12.3.2 雙間隔子方案下的NCL寄存器 209
12.3.3 側通道攻擊時D3L的彈性 212
12.4 多閾值雙間隔子雙軌延遲非敏感邏輯(MTD3L) 213
12.4.1 第一種MTD3L 213
12.4.2 新型MTD3L設計方法 214
12.5 測試結果 221
12.6 結論 222
參考文獻 223
第13章 面向定時單通量量子電路的異步時鐘分佈網絡 225
13.1 簡介 225
13.1.1 為什麽討論超導 225
13.1.2 定時是挑戰 226
13.1.3 異步時鐘分佈網絡 226
13.1.4 本章概述 226
13.2 背景知識 227
13.2.1 SFQ工藝 227
13.2.2 定時的基礎 229
13.2.3 SFQ中的時鐘 231
13.3 異步時鐘分佈網絡 232
13.3.1 MG理論 232
13.3.2 ACDN理論 233
13.4 同構三葉草形時鐘的層級鏈 234
13.4.1 層級鏈 235
13.4.2 底層 236
13.4.3 頂層環路 237
13.4.4 (HC)2LC理論 237
13.4.5 周期和時鐘偏移 239
13.4.6 與傳統CDN的比較 240
13.5 結論 242
參考文獻 243
第14章 歸零邏輯的融合平臺：NCL設計工具 247
14.1 簡介 247
14.2 詳細流程 249
14.2.1 單軌網表的RTL刻畫 249
14.2.2 單軌網表轉雙軌網表 249
14.2.3 ack網絡生成 250
14.2.4 線網緩沖、鎖存平衡(可選步驟) 250
14.2.5 寬松化、ack檢查、元件融合和周期時間報告 251
14.3 實例——16位GCD電路 251
14.3.1 同步實現 252
14.3.2 數據驅動的NCL實現 252
14.3.3 控制驅動的NCL實現 256
14.4 結論 258
參考文獻 258
第15章 NCL電路的形式化驗證 260
15.1 方法概述 260
15.2 與驗證異步方案相關的工作 261
15.3 NCL組合電路的等價性驗證 262
15.3.1 功能性等價檢測 263
15.3.2 不變性檢測 265
15.3.3 握手機制檢測 268
15.3.4 輸入完備性檢測 270
15.3.5 可觀測性檢測 274
15.4 NCL時序電路的等價性驗證 278
15.4.1 安全性 281
15.4.2 活性 282
15.4.3 NCL時序電路的驗證結果 283
15.5 結論和展望 285
參考文獻 285
第16章 總結 287