FPGA開發及應用——基於紫光同創Logos系列器件及Verilog HDL(微課視頻版
龍海軍 馬瑞
買這商品的人也買了...
相關主題
商品描述
目錄大綱
目錄
第1章FPGA芯片及板卡介紹
1.1FPGA技術發展及基本架構
1.1.1FPGA的發展
1.1.2FPGA內部結構
1.2國內FPGA技術發展情況
1.3紫光同創FPGA芯片介紹
1.3.1Logos系列FPGA概述
1.3.2Logos系列FPGA產品特性
1.3.3Logos系列FPGA資源規模與封裝信息
1.3.4Logos系列FPGA模塊介紹
1.3.5Logos系列FPGA參考資料
1.4ALINX FPGA板卡介紹
第2章Pango Design Suite開發環境
2.1安裝Pango Design Suite軟件
2.1.1安裝步驟
2.1.2License關聯
2.2PDS工程
2.2.1創建工程
2.2.2Verilog代碼編寫
2.2.3添加UCE約束
2.2.4生成位流文件
2.3菜單欄介紹
2.4User Constraint Editor簡介
2.4.1UCE啟動
2.4.2UCE主界面功能
2.4.3Timing Constraints界面
2.4.4Attribute表格界面
2.4.5Device界面
2.5ADS綜合工具簡介
2.5.1ADS Flow概述
2.5.2ADS綜合的基本操作
2.5.3ADS綜合網表分析
2.6PDS軟件中的IP調用
2.6.1啟動IPC
2.6.2主控窗口
2.6.3參數配置窗口
2.7在線分析儀的使用
2.7.1下載電纜
2.7.2Debugger連接
2.7.3Fabric Debugger說明
2.8PDS軟件技巧與經驗總結
2.8.1Synthesize 參數設置
2.8.2PNR參數設置
2.8.3常見報錯分析與處理方法
第3章Verilog HDL 語法
3.1Verilog簡介
3.2數據類型
3.2.1常量
3.2.2變量
3.3運算符
3.3.1算術運算符
3.3.2賦值運算符
3.3.3關系運算符
3.3.4邏輯運算符
3.3.5條件運算符
3.3.6位運算符
3.3.7移位運算符
3.3.8拼接運算符
3.3.9優先級
3.4組合邏輯
3.4.1與門
3.4.2或門
3.4.3非門
3.4.4異或
3.4.5比較器
3.4.6半加器
3.4.7全加器
3.4.8乘法器
3.4.9數據選擇器
3.4.1038解碼器
3.4.11三態門
3.5時序邏輯
3.5.1D觸發器
3.5.2兩級D觸發器
3.5.3帶異步復位D觸發器
3.5.4帶異步復位同步清零D觸發器
3.5.5移位寄存器
3.5.6單口RAM
3.5.7偽雙口RAM
3.5.8真雙口RAM
3.5.9單口ROM
3.5.10有限狀態機
3.6總結
第4章Verilog HDL數字電路設計
4.1基於格雷碼編碼器的設計
4.1.1簡介
4.1.2實驗原理
4.1.3程序代碼
4.1.4驗證結果
4.2異步清零加法器設計
4.2.1簡介
4.2.2實驗原理
4.2.3程序代碼
4.2.4驗證結果
4.3七段數碼管顯示電路的設計
4.3.1簡介
4.3.2實驗原理
4.3.3程序代碼
4.3.4驗證結果
4.4四位並行乘法器的設計
4.4.1簡介
4.4.2實驗原理
4.4.3程序代碼
4.4.4驗證結果
4.5基本觸發器的設計
4.5.1簡介
4.5.2實驗原理
4.5.3程序代碼
4.5.4驗證結果
4.6四位全加器設計
4.6.1簡介
4.6.2實驗原理
4.6.3程序代碼
4.6.4驗證結果
4.7表決器的設計
4.7.1簡介
4.7.2實驗原理
4.7.3程序代碼
4.7.4驗證結果
4.8搶答器的設計
4.8.1簡介
4.8.2實驗原理
4.8.3程序代碼
4.8.4驗證結果
4.9序列檢測器的設計
4.9.1簡介
4.9.2實驗原理
4.9.3程序代碼
4.9.4驗證結果
4.10數字頻率計的設計
4.10.1簡介
4.10.2實驗原理
4.10.3程序代碼
4.10.4驗證結果
4.11數字鐘的設計
4.11.1簡介
4.11.2實驗原理
4.11.3程序代碼
4.11.4驗證結果
第5章Testbench及其模擬
5.1Testbench設計
5.1.1Testbench簡介
5.1.2Testbench的搭建
5.2ModelSim 介紹及模擬
5.2.1ModelSim簡介
5.2.2ModelSim模擬
5.3PDS與ModelSim聯合模擬
第6章Logos的常用IP
6.1RAM說明
6.1.1RAM簡介
6.1.2RAM IP介紹
6.1.3RAM I/O框圖
6.1.4RAM I/O引腳說明
6.1.5RAM時序模型
6.1.6RAM IP配置
6.1.7RAM IP例化
6.2ROM說明
6.2.1ROM簡介
6.2.2ROM IP介紹
6.2.3ROM I/O框圖
6.2.4ROM I/O引腳說明
6.2.5ROM 時序模型
6.2.6ROM IP配置
6.2.7ROM IP例化
6.3FIFO說明
6.3.1FIFO簡介
6.3.2FIFO IP介紹
6.3.3FIFO I/O框圖
6.3.4FIFO I/O引腳說明
6.3.5FIFO 時序模型
6.3.6FIFO IP配置
6.3.7FIFO IP例化
6.4PLL鎖相環
6.4.1PLL簡介
6.4.2PLL IP介紹
6.4.3PLL I/O框圖
6.4.4PLL I/O引腳說明
6.4.5PLL IP配置
6.4.6PLL IP例化
6.5IP的導入與更新
6.6DDR IP 介紹
6.6.1DDR IP簡介
6.6.2DDR IP系統框圖
6.6.3DDR I/O框圖
6.6.4DDR I/O引腳說明
6.6.5DDR IP配置
6.6.6DDR IP例化
6.7HSST IP介紹
6.7.1HSST IP簡介
6.7.2HSST I/O接口
第7章基礎實驗
7.1LED流水燈
7.1.1實驗原理
7.1.2程序解讀
7.1.3Flash程序固化
7.2按鍵消抖程序設計
7.2.1簡介
7.2.2實驗原理
7.2.3程序解讀
7.3串口程序設計
7.3.1簡介
7.3.2實驗原理
7.3.3程序解讀
7.4HDMI顯示程序設計
7.4.1簡介
7.4.2實驗原理
7.4.3程序解讀
7.5DDR3存儲程序設計
7.5.1簡介
7.5.2實驗原理
7.5.3程序解讀
第8章進階實驗
8.1攝像頭採集顯示設計
8.1.1簡介
8.1.2實驗原理
8.1.3程序解讀
8.2數碼相框顯示設計
8.2.1簡介
8.2.2實驗原理
8.2.3程序解讀
8.3模數採集設計
8.3.1簡介
8.3.2實驗原理
8.3.3程序解讀
8.4千兆以太網通信設計
8.4.1簡介
8.4.2實驗原理
8.4.3程序解讀
8.5HSST通信設計
8.5.1簡介
8.5.2實驗原理
8.5.3程序解讀
第9章綜合實驗
9.1基於FPGA的邏輯分析儀設計
9.1.1簡介
9.1.2實驗原理
9.1.3程序解讀
9.2攝像頭採集傳輸顯示系統設計
9.2.1簡介
9.2.2實驗原理
9.2.3程序解讀
第10章基於Pango CortexM1軟核的程序開發
10.1CortexM1軟核簡介
10.2Pango CortexM1軟核設計
10.2.1簡介
10.2.2功能描述
10.2.3接口列表
10.2.4接口時序
10.2.5參考設計
10.2.6參考設計文件目錄
10.2.7參考設計模擬
10.2.8參考設計上板驗證
10.3CortexM1應用工程設計
10.3.1簡介
10.3.2工程模板
10.4Hello World
10.4.1簡介
10.4.2實驗原理
10.5LED流水燈實驗
10.5.1簡介
10.5.2實驗原理
10.6用戶中斷實驗
10.6.1簡介
10.6.2實驗原理
10.7SPI接口讀寫實驗
10.7.1簡介
10.7.2實驗原理
10.8串口收發實驗
10.8.1簡介
10.8.2實驗原理
10.9I2C實驗
10.9.1簡介
10.9.2實驗原理
10.10綜合實驗
10.10.1簡介
10.10.2實驗原理
參考文獻
微課視頻清單
視頻名稱時長/min書中位置
1書籍內容簡介和開發板硬件介紹5前言
2PDS和Modelsim安裝72.1節節首
3LED流水燈工程設計242.2節節首
4Verilog基礎語法1173.1節節首
5Verilog基礎語法2153.3節節首
6Verilog基礎語法3253.4節節首
7格雷碼編碼器84.1節節首
8異步清零加法器94.2節節首
9數碼管顯示104.3節節首
10乘法器94.4節節首
11基本觸發器74.5節節首
12四位全加器104.6節節首
13表決器74.7節節首
14搶答器94.8節節首
15序列檢測器94.9節節首
16數字頻率計174.10節節首
17數字時鐘144.11節節首
18RAM介紹196.1節節首
19ROM介紹136.2節節首
20FIFO介紹176.3節節首
21PLL介紹106.4節節首
22添加IP116.5節節首
23按鍵消抖137.2節節首
24串口通信167.3節節首
25HDMI顯示287.4節節首
26DDR讀寫測試227.5節節首
27攝像頭採集顯示188.1節節首
28數碼相框顯示358.2節節首
29模數採集顯示188.3節節首
30千兆以太網通信468.4節節首
31邏輯分析儀設計239.1節節首
32軟核介紹2310.2節節首
33應用工程創建2110.3節節首
續表
視頻名稱時長/min書中位置
34Hello World810.4節節首
35LED流水燈810.5節節首
36用戶中斷610.6節節首
37SPI讀寫實驗810.7節節首
38串口收發實驗810.8節節首
39I2C實驗1010.9節節首
40綜合實驗1710.10節節首